Stratix II GX デバイスのソフト・マルチプライヤ

アルテラは、第三世代 (3G) 基地局や画像処理アプリケーションなど、非常に多数の乗算器を必要とするアプリケーション向け Stratix® II GX デバイスの TriMatrix™ メモリ・ブロックを使用するソフト・マルチプライヤの実装（特許申請中）を提供します。これらのソフト・マルチプライヤは、多様なレイテンシ、メモリ、および乗算器サイズに応じてコンフィギュレーション可能であり、設計者がデジタル信号処理 (DSP) システムの実装をカスタマイズして特定の DSP アプリケーションの要件を満たすことができます。

ソフト・マルチプライヤは、メモリを用いてルックアップ・テーブル (LUT)ベースで乗算機能を 実装することにより実現します。 Stratix II GX デバイスは、最大 252 個の高性能 18x18 ハードウェア乗算器をサポートする多用途の DSP ブロックを特長としています。設計者は更に Stratix II GX デバイスの M4K および M512 メモリ・ブロックを使用してソフト乗算器を実装することができます。

ソフト・マルチプライヤは、各種データ・サイズでコンフィギュレーションでき、16x16 モードでの実装時には最大 750 個の乗算器を供給できます。Stratix II GX デバイスは、DSP ブロックで利用可能な 252 個の乗算器と組み合わせることにより、分散算術演算はもとより、エコー・キャンセレーション、マルチユーザ・検出、ビーム形成などのマルチチャネル・アプリケーションの実装に最適な 1,002 個もの乗算器を提供します。また、DSP ブロックおよびソフト乗算器と共に、非常に効率の高い乗算器バンド幅を提供します。

図 1 に Stratix II GX デバイスの M4K メモリ・ブロックを使用した、有限インパルス応答（FIR）フィルタの実装を示します。Stratix II GX デバイスの M512 ブロックを使用した同様の実装も可能です。

図 1. M4K ブロックを使用した FIR フィルタのソフト・マルチプライヤの実装

ソフト・マルチプライヤは M4K および M512 メモリ・ブロックを使用して、 Stratix II GX デバイスに実装することができます。表 1 に Stratix II GX デバイスで利用可能な 16x16 ソフト乗算器の数を示します。

注：

1. 数値は積和モードを使用した 16x16 乗算器に基づきます。
2. 係数の和が 18 ビットを超えないものと仮定しています。

設計者は、より小さなデバイスにデザインを適合させるために、未使用の TriMatrix メモリに実装されているソフト・マルチプライヤを使用することができます。これは設計者が DSP ブロックとソフト・マルチプライヤを組み合わせて使用し、性能、柔軟性、および低コストに重点を置いてデザインを最適化できることを意味します。

関連リンク

• Stratix II GX デバイスの DSP ブロック数
• AN 306: Implementing Multipliers in FPGA Devices (PDF)