Stratix® シリーズ FPGA は、オン・チップ TriMatrix メモリ構造に加え、高性能外部メモリの直接接続を可能にするように設計された I/O 構造を特長としています。さらに Stratix シリーズ FPGA は、初期の 400 Mbps で動作する DDR SDRAM から 1,600 Mbps で動作する DDR3 SDRAM に進化しました。外部メモリ・ソリューション・センターで、アルテラのすべてのハイエンド FPGA に対してサポートされているメモリ・インタフェース・タイプの詳細なリストと比較が提供されています。
表1に、Stratix シリーズ FPGA に外部メモリ・インタフェースを構築するためのリソースおよび技術資料の一覧を示します。
| 表 1. Stratixシリーズの外部メモリ関連の資料 | |
| 資料 | 説明 |
|---|---|
| 外部メモリ・ハンドブック | DDR、DDR2、DDR3、QDR II/QDR II+、および RLDRAM II を含む外部メモリ・インタフェースは、FPGA を使用した大多数のエンド・システムにおいて、キャッシュやデータ保存領域を供給します。 |
| IP MegaStore™ | アルテラまたはパートナーによる、各種 IP (Intellectual Property) を紹介します。また、必要な IP を検索することもできます。 |
| 外部メモリのデザイン例 | アルテラ製品で外部メモリ・ソリューションを開発するためのデザイン例が含まれます。 |
| HSPICE Models | アルテラ・デバイス用の HSPICE モデルのリソース |
| IBIS Models | アルテラ・デバイス用の IBIS モデルの一覧表 |
| デバッグ GUI ユーザーガイド(PDF) | デバッグ GUI ユーザーガイド |
| デバッグ GUI | デバッグGUI を含むZIP ファイル |
| TimeQuest リソース | TimeQuest タイミング・アナライザについてさらに詳しく理解するためのリソース |
| ボード・デザイン・ガイドライン・ソリューション・センター | アルテラ・デバイス向けのボード設計関連のリソース |
