アルテラのCyclone® III LS FPGAは、低消費電力と高い機能性を備えるデバイスに、シリコン・レベル、ソフトウェア・レベル、および IPレベルの完全なセキュリティ機能スイートを実現した、業界初のFPGAです。これらのセキュリティ機能は、IP（知的資産）を、改ざん、リバース・エンジニアリング、コピー等から保護します。
Cyclone III LS FPGAのセキュリティ機能は、以下の機能で構成されています。
- シリコン・レベルのセキュリティ機能
- 256ビットAESビットストリーム暗号化
- JTAGポート保護
- 内部オシレータ
- 無効化 (アクティブ・クリア)
- CRC （Cyclic Redundancy Check）
- ソフトウェア・レベルのセキュリティ
- デザイン・セパレーション
- スーパーバイザー IP
シリコン・レベルのセキュリティ機能
Cyclone III LS FPGA のシリコン・レベルのセキュリティ機能は、コンフィギュレーションの開始前、実行中、そして終了後にFPGAの設計データを保護します。すべてのアルテラ・デバイスは、JTAG ポート経由の FPGA コンフィギュレーションのリードバックを制限していますが、Cyclone III LS FPGA は、JTAG ポートへの完全なアクセスの制御を強化し、さらに高い保護レベル実現します。さらに、256ビット AES 暗号化のアルゴリズムを使用して、コンフィギュレーション時にビットストリームを保護します。
デザインの動作時には、Cyclone III LS FPGA は、CRC を使用してコンフィギュレーションの変化を監視したり、無中断のクロック・ソースとして内蔵オシレータを使用して、システムの安全を保証します。問題が発生した場合、FPGA がゼロ化機能を使用してデータを消去します。図 1 は、Cyclone III LS FPGAのシリコンレベルで実現するさまざまなセキュリティ機能を示しています。
図 1. Cyclone III LS FPGA シリコン・セキュリティ機能
シリコン・セキュリティ機能に関する詳細は、高信頼性システムおよび 情報セキュリティ・システム向けのデザイン・セパレーションのホワイトペーパー、そして Cyclone III LS デバイス・ハンドブックのセキュリティ機能の章をご覧下さい。
Quartus II 開発ソフトウェアで実現するデザイン・セパレーション
Cyclone III LS FPGAは、１つのチップ内部のロジックを物理的に分離することを可能とした、初めての低消費電力FPGAです。Quartus® II 開発ソフトウェアは、インクリメンタル・コンパイル・フローおよびロジック・ロック機能を使って、デバイス上のデザインのロジック的および物理的なパーティションを可能にします。
図 2で示す通り、このデザイン・セパレーション機能により、機密性が高い部分を、物理的にデバイス内所定の場所に収めることができるため、他の箇所との干渉に心配せず設計を行うことができます。
図 2. デザイン・セパレーション機能
スーパーバイザー IP
スーパーバイザー IP は、シリコン・セキュリティ機能への簡単なインタフェースを提供し、安全なシステム構築をサポートします。スーパーバイザー IP はJTAG ポートへの不正なアクセスを継続的にモニタし、CRC の動作中にコンフィギュレーション・エラーを監視し、エラーが確認された場合でも、Cyclone III LS FPGA は別のデザインでリコンフィギュレーションを開始することが可能です。詳細は、アルテラ販売代理店までお問い合わせください。
IP ソースコードは、デザインでのIPのインスタンス化、さらにセキュリティ・ソリューションをカスタマイズするために提供されます。
Cyclone III LS FPGA におけるシリコン機能、Quartus II 開発ソフトウェアのデザイン・セパレーション・フロー、そしてスーパーバイザー IP に関する詳細情報は、以下をご覧ください。
