Cyclone III FPGA インタフェースおよびプロトコルのサポート

Cyclone® III FPGA は、シリアル・インタフェース、バス・インタフェース、ネットワーク・インタフェース、そして幅広い通信プロトコルをサポートします。これらのインタフェースおよびプロトコルは、多くの工業用、通信、および増加傾向が著しい民生用アプリケーションに広く使用されています。

• 民生用デジタル表示規格
• PCI Express
• PCI
• PCI-X
• SDRAM & SRAM インタフェース
• イーサネット・プロトコル
• シリアル・バス・インタフェース
• 通信プロトコル

アルテラは、これらCyclone III FPGA アーキテクチャに最適化されたプロトコルための多彩な IP (Inellectual Property) コアを提供しています。

民生用デジタル表示規格

FPD – フラット・パネル・ディスプレイ（FPD）リンクは、National Semiconductor が定義したホスト・パネルと LCD モニタおよび TV プラットフォームのディスプレイ・パネル間の LVDS ベースのリンクです。Cyclone III デバイスは、主として 805 Mbps の最大データ・レート要件に対応する FPD リンクの受信端に配置されます。 1本の FPD リンク・チャネルは、4つの LVDS データ・ペアと 1つのソース同期クロック・ペアで構成され、Cyclone III デバイスはこのようなチャネルを最大 2系統サポートします。

RSDS – RSDS（Reduced Swing Differential Signaling）は、主に解像度が VGA と UXGA の間のディスプレイ・アプリケーション向けに National Semiconductor が定義した信号規格です。これはチップ間プロトコルで、パネル・タイミング・コントローラをカラム・ドライバにリンクします。RSDS は標準振幅 200mV の差動インタフェースで、広帯域幅・高信頼性デジタル・インタフェース用 LVDS インタフェースの多くの利点を継承しています。

PPDS - PPDS(Point to Point Differential Signaling)は、National Semicondcutor が定義した、LCDディスプレ用の信号標準です。これにより、接続を簡素化し、表示性能を向上させたり、よりせまいベゼル幅を実現したり、他の機能を追加したりすることができます。

Flat Link – Flat Link は、Texas Instruments が定義した、ホスト・パネルと LCD モニタおよび TV プラットフォームのディスプレイ・パネル間の LVDS ベースのリンクです。 このインタフェースは、FPD リンクのインタフェースに類似しており、主に Philips や Thomson が採用しています。 Cyclone III デバイスは、622 Mbps の最大データ・レート要件を満たすために、主として Flat Link の送信端に配置されますが、受信側でも使用されます。

mini-LVDS – mini-LVDS は Texas Instruments が定義したインタフェースで、RSDS と同様の領域に対応します。 mini-LVDS インタフェースに対する要件は、AC タイミング条件を除いて RSDS の要件と同じです。mini-LVDS では中央揃えの出力クロックを想定しています。

Cyclone III は、On-Chip Termination（チップ内終端）などの機能によってこれらのプロトコルを効果的に実装することを可能にし、複数の信号のドライブ、ボードのレイアウトの簡素化および信頼性の向上を実現できます。

PCI Express

PCI Express は、PCI の後継として急速に地位を確立しつつあり、既存の PCI アプリケーションとのソフトウェア互換性を維持しながら、次世代システムに向けてシステム・コストを増やすことなく、性能向上、柔軟性向上、拡張性を実現します。Cyclone III FPGA は PCI Express リンクを迅速に実装する効果的な方法で、拡張可能な広い帯域幅を提供します。Cyclone III および外部 PHY トランシーバを使用して、量産向け、低コスト PCI Express x1 ソリューションを容易に設計できます。
PCI Expressの詳細へ

PCI

PCI ローカル･バスは、アドレスとデータ・ラインの多重化をサポートする高性能 32 ビットまたは 64 ビット・バスです。このバスは、高集積ペリフェラル・コントローラ・コンポーネント、ペリフェラル・アドイン・ボード、さらにプロセッサ/メモリ・システム間にプロセッサから独立したデータ・パスを提供します。Cyclone III PCI システム・インタフェースは、3.3V PCI ローカル・バス仕様（Rev. 2.2）に完全に準拠するように設計されており、64 ビット/66 MHz 動作周波数およびタイミング要件を満します。 Cyclone III デバイスの I/O エレメントは、厳密な PCI セットアップ時間およびホールド時間要件に適合するように特別に設計されています。柔軟性を最大限に高めるために、各入力信号はデバイスの異なる領域に信号を供給する 2つの独立した遅延パスを経由して伝達されます。

PCI-X

1994 年に 66 MHz PCI ローカル・バス仕様が導入されて以来、ペリフェラル・デバイスに対する帯域幅要件は厳しくなる一方です。今日の PCI ローカル・バス仕様を上回るための望ましい方法は、現行仕様の機能強化です。PCI-X は、今日の仕様で可能なレベルをはるかに凌ぐ高速度で動作可能なシステムおよびデバイスのデザインを可能にします。同様に重要なことは、今までのシステムにインストールして、従来の PCI 周波数およびモードで動作させた場合は、下位互換性を提供することです。この高度な下位互換性によって、システムおよびデバイスを 1 Gbps を超える帯域幅の動作環境に簡単に移植できます。Cyclone III FPGA は、PCI の 33 MHz および 66 MHz プロトコルおよびタイミング要件、そして PCI-X の最大 100MHz のタイミング要件に適合します。

表 1 に、各種 PCI 規格デバイスの使用時に必要な PCI バス動作モードを示します。

SDRAM & SRAM インタフェース

SDRAM および SRAM デバイスは、PC や家電製品から通信およびデータ・ストレージ用ネットワーキングまでの用途に幅広く使用されます。Cyclone III デバイスはシングル・データ・レート（SDR）およびダブル・データ・レート（DDR）、および DDR2 SDRAM、QDRII SRAM デバイスと、高速、高信頼性データ転送を実現する専用インタフェースを介して通信するように設計されています。Cyclone III アーキテクチャを新たに改良することによって、これらのメモリ・インタフェースを容易に実装し、ダイナミック位相アラインメントなどのタイミング要件に適合させることができます。詳細は、Cyclone III デバイス・セクションにある外部メモリ・インタフェースをご覧ください。

110/100 & ギガビット・イーサネット

イーサネットは最も広く使用されているローカル・エリア・ネットワーク (LAN) アクセス方式であり、IEEE 802.3 標準規格で定義されています。Cyclone III デバイスは、イーサネット・メディア・アクセス・コントローラ（MAC）の実装に使用でき、最大帯域幅 10 Mbps、100 Mbps、または1 Gbps で、物理層（PHY）装置にインタフェース可能です。設計者は、イーサネット MAC ファンクションを Cyclone III デバイスに最適化された IP コア と共に数分で、 Cyclone III デバイスに統合することができます。詳細については、アルテラのギガビット・イーサネット・ソリューション ページをご覧ください。

シリアル・バス・インタフェース

Cyclone III デバイスは、SPI (Serial Peripheral Interface、I2C (Inter-Integrated Circuit)、IEEE 1394 規格、および USB (Universal Serial Bus) などの各種シリアル・インタフェースをサポートします（表 2 に参照）。

表 2 の注:

1. 最大帯域幅はデータ・レートと同等か、それ以上です。

Cyclone III FPGAに SPI および I2C 規格を 実装して、集積回路、プロセッサ、およびペリフェラル間に低速度の通信リンクを提供することができます。IEEE 1394 規格および USB 規格は、プロセッサ、コンピュータ、および他のデバイス間の接続を提供します。Cyclone III FPGAを使用して、バス・コントローラを実装したり、PHY デバイスにインタフェースすることができます。これらのシリアル・バス・インタフェースは一般に、価格重視のコンシューマ製品に使用されます。Cyclone III FPGA デバイス・ファミリは、このようなアプリケーションに対する標準機能およびカスタム機能を実装するのに最適な低コスト・ソリューションを提供します。

通信プロトコル

Cyclone III デバイスは、E1、E3、T1、T3、および SONET/SDH などの各種通信プロトコルをサポートします（表 3）。

表 3 の注:

1. 最大帯域幅はデータ・レートと同等か、それ以上です。

E1 および E3 はデジタル伝送のためのヨーロッパ規格、T1 および T3 はそれに相応する北米規格です。 SONET/SDH 規格は光ファイバによるデータ伝送を規定しています。 Cyclone III デバイスを使用してこれらすべてのプロトコルのフレーマを実装し、トランシーバ・デバイスに接続することができます。

Cyclone III デバイスは、表 4 に示す POS-PHY および UTOPIA 通信インタフェース・プロトコルの実装にも使用可能です。

表 4 の注:

1. 最大帯域幅はデータ・レート以上です。

POS-PHY および UTOPIA プロトコルは、それぞれ SONET/SDH および非同期転送モード（ATM）に対する物理層インタフェースおよびリンク層インタフェースを提供します。 これらのプロトコルとインタフェースは Cyclone III FPGAに実装可能です。

これらの通信およびインタフェース・プロトコルは、ローエンドおよびミッドレンジの通信装置に使用されます。 Cyclone III FPGA は、このようなアプリケーションをサポートするのに必要な性能、ロジック集積度、およびシステム機能を提供します。