Cyclone III デバイスのクロック管理

FPGA デザインの大規模化に伴って、適切なクロック・マネージメントが不可欠になります。Cyclone® III FPGA は大規模なグローバル・クロック構造とフル機能を持つ多数のフェーズ・ロック・ループ（PLL） を内蔵しています。大規模な Cyclone III デバイスは、グローバル信号として使用できる最大 20 のグローバル・クロックを備えています。クロック・システムの未使用時には、クロック・システムをパワーダウンして消費電力を節約することもできます。

Cyclone III FPGA は、ダイナミック・リコンフィギュレーション、カスケード接続、プログラマブル位相シフト、外部クロック出力、プログラマブル・デューティ・サイクル、ロック検出、スペクトラム拡散入力クロッキング、および入力クロックと出力クロックの高速差動サポートなどの高度なクロック管理能力を提供する最大 4 個のエンハンスド・フェーズ・ロック・ループ（PLL）を内蔵しています。 Cyclone III デバイスの PLL は、タイミング問題と全体のボード・レイアウトを簡素化します。 Cyclone III PLL は、民生、通信、コンピュータ、オートモーティブ、工業用、およびワイヤレス・システムなどのアプリケーションに対して、コスト効果の高いタイミング制御を提供します。 図 1 に Cyclone III PLL のブロック図を示します。

図 1. Cyclone III デバイスの PLL ブロック図

表 1 に、Cyclone III FPGA PLLの特長について示します。

ダイナミック・リコンフィギュレーション

Cyclone III の新機能により、PLL をリアル・タイムでリコンフィギュレーションできるため、複数の周波数で動作するアプリケーションに役立ちます。また、プロトタイプ環境やテスト環境でも使用でき、PLL 出力周波数をスイープして出力クロック位相をダイナミックに調整することができます。プリスケール・カウンタ、フィードバック・カウンタ、ポストスケール・カウンタ、ポスト VCO デバイダ、およびその他のパラメータは、リコンフィギュレーション可能なコンポーネントの一部であり、これらによって周波数と位相の両方の調整が可能になります。

PLL のカスケード接続

Cyclone III の別の新機能により、1個の Cyclone III PLL を別の Cyclone III PLL にカスケード接続できます。これによって、1つのクロック・ソースから最大10の内部クロック、2の外部クロックを生成でき、通常よりも多くのクロック周波数が得られます。

クロック切り換え

Cyclone III FPGA は、マニュアル・クロック切り換えに加えて自動クロック切り換えもサポートします。この回路は、リファレンス・クロックが存在するかどうかを自動的に検出し、リファレンス・クロックが存在しない場合は冗長クロックへの切り換えを行います。

クロックの逓倍と分周

Cyclone III FPGA PLL は、入力クロック周波数とは異なる周波数での内部クロックの動作を可能にするクロック合成機能を提供します。 各 PLL は異なる周波数で動作可能な最大 3つのクロック出力を提供できます。 PLL は、m または（n x ポストスケール・カウンタ）スケーリング・ファクタによる周波数逓倍または分周を提供します。 ここで、m、n、およびポストスケール・カウンタは 1～ 512 の任意の整数です。
Cyclone III FPGA PLL により、ある回路を 1 クロック・サイクルに 2 回以上使用するタイムドメイン多重化アプリケーションを実装できます。 タイムドメインの多重化を行うことにより、ユーザはより少ないロジック・セルで必要な機能を実装して、デバイス内でリソースを共有することによって、デバイスの面積効率を向上させることができます。

外部クロック出力＆クロック・フィードバック

各 PLL は 1つの差動または 1つのシングルエンド外部出力クロックをサポートします。 1個の PLL に 1つの外部クロック出力ピン・ペアがあります。 外部クロック出力ピンは、表 1 に示すとおり各種標準 I/O 規格をサポートします。外部クロック出力は、システム・クロッキングまたはボード上の異なるデバイスの同期化に使用できます。 クロック・フィードバック機能は、内部遅延を補償したり、外部クロック出力とクロック入力との位相を揃えたりすることができます。

プログラマブル位相シフト

Cyclone III PLL には、プログラマブル位相シフトを可能にする高度なクロック・シフト機能があります。最大 96ピコ秒 (ps) の分解能の時間単位で位相シフトを実行できます。プログラマブル位相シフト機能は、クロック・エッジの正確な位置が重要であるセットアップ時間やホールド時間などのタイミング上の制約を満たすのに最適です。

ロック検出信号

ロック出力は、リファレンス・クロックと同位相の安定したクロック出力信号があることを示します。 ロック検出信号は、システム制御およびボード上の異なるデバイスの同期化に使用できます。

プログラマブル・デューティ・サイクル

プログラマブル・デューティ・サイクルにより、PLL は可変デューティ・サイクルのクロック出力を生成できます。 プログラマブル・デューティ・サイクル機能は、データがクロックの正エッジと負エッジの両方で転送される DDR アプリケーションで役立ちます。 プログラマブル・デューティ・サイクルにより、クロックの正エッジと負エッジの位置を調整できるため、これらのエッジを基準にするセットアップ時間とホールド時間の要求が緩和されます。

スペクトラム拡散クロッキング

システム内の電磁妨害（EMI）を低減するために、スペクトラム拡散技術が使用されています。 この技術はクロック・エネルギーを広い周波数範囲に分散させることによって実現します。Cyclone III FPGA は、 一般的な変調周波数のスペクトラム拡散入力を受け取ることができます。

関連リンク

• Cyclone III デバイス・ハンドブックの Cyclone III デバイスのクロック・ネットワークおよび PLL (PDF) の章　ここのリンクに変更ありです。以下がここにくる現在のUSの関連リンクです。

• Clock Networks and PLLS in Cyclone III Devices (PDF) chapter of the Cyclone III Device Handbook (PDF)