ビデオ/画像処理、通信システム、そして共通のDSP 機能を含むDSP アプリケーション用に、Cyclone® II FPGA を単体で、もしくはDSP コプロセッサとして活用することでコストと性能の比率を向上させます。Cyclone II デバイスには DSP の最適化した機能セットが含まれ、アルテラのDSP フロー・セットによりサポートされます。Cyclone II DSP は、以下をサポートします。
- 最大 150の 18x18 マルチプライヤ
- 最大 1.1 Mビットのオンチップ・エンベデッド・メモリ
- 外部メモリへの高速インタフェース
- DSP IP コア
- The MathWorks Simulink と MATLAB ソフトウェアへのDSP Builder インタフェース
- ビデオ開発キット、Cyclone II エディション
Cyclone II デバイスのエンベデッド・マルチプライヤは、低コスト DSP アプリケーション（表 1 参照）に最適です。
| 表 1. Cyclone II DSP アプリケーション | |||
| アプリケーション | |||
|---|---|---|---|
| 民生 | 有線および無線通信 | ||
|
|
||
| 自動車 | 軍用、工業用および医療用 | ||
|
|
||
Cyclone II FPGAは、様々なアプリケーションにおいて活用できます。
エンベデッド・マルチプライヤの詳細
Cyclone II FPGA のエンベデッド・マルチプライヤは、一般的な DSP 機能で通常使用される単純な乗算処理を実行できます。各エンベデッド･マルチプライヤを 1 つの 18 ビット x 18 ビット・マルチプライヤとして構成することも、2 つの 9 ビット x 9 ビット・マルチプライヤとして構成することも可能です (図 1 参照) 。
図 1. Cyclone II デバイスのエンベデッド・マルチプライヤ
エンベデッド・マルチプライヤは、符号付きおよび符号なし乗算の両方をサポートします。また性能を向上させるための入出力レジスタもオプションで提供します。
また、エンベデッド・マルチプライヤは、Cyclone II デバイスで M4Kメモリ・ブロックとシームレスに統合され、FIR フィルタやビデオ処理などの乗算およびメモリ操作の両方を使用する DSP アプリケーションを効率的に実装できます。表 2 に、Cyclone II デバイスで使用可能なマルチプライヤ数を示します。
| 表 2. Cyclone II デバイスで使用可能なマルチプライヤ数 (1) | |||
| デバイス | LE 数 | 18 ビット x 18 ビット・マルチプライヤ | 9 ビット x 9 ビット・マルチプライヤ |
|---|---|---|---|
| EP2C5 | 4,608 | 13 | 26 |
| EP2C8 | 8,256 | 18 | 36 |
| EP2C20 | 18,752 | 26 | 52 |
| EP2C35 | 33,216 | 35 | 70 |
| EP2C50 | 50,528 | 86 | 172 |
| EP2C70 | 68,416 | 150 | 300 |
- 2 列のマルチプライヤ数は加算できません（例えば EP2C5 デバイスの場合、13 個の 18 ビット x 18 ビット・マルチプライヤまたは 26 個の 9 ビット x 9 ビット・マルチプライヤのいずれかであり、両方ではありません）。
エンベデッド・マルチプライヤの性能
Cyclone II デバイスのエンベデッド・マルチプライヤは 250MHz で動作可能なので、複雑な数値演算による性能のボトルネックを解消し、全体的な DSP システム・スループットを大幅に向上させます。Cyclone II デバイスを DSP アプリケーション用の FPGA コプロセッサとして使用することにより、DSP プロセッサを複雑な数値演算から解放して、より低いシステム・コストで全体的なシステム性能を向上させることができます。
