Cyclone II デバイスのI/O サポート

Cyclone® II デバイスは、さまざまなシングルエンドおよび差動標準 I/O 規格や広範囲のインタフェースおよびプロトコルをサポートしているので、システムをより柔軟に設計することができます。アルテラはアルテラや AMPP^SM パートナが提供しているパラメータ化されたIP（Intellectual Property）のブロックを搭載した、これらの標準 I/O 規格、インタフェース、そしてプロトコルをサポートし、デザイン時間とテスト時間を短縮することができます。

シングルエンド標準 I/O 規格

Cyclone II デバイスは、ボード上の他のデバイスとインタフェースするために、LVTTL、LVCMOS、SSTL-2、SSTL-18、HSTL-18、HSTL-15、PCI、PCI-X などのシングルエンド標準 I/O 規格をサポートしています。シングルエンド標準 I/O 規格は、ダブル・データ・レート（DDRおよびDDR2）SDRAM や QDRII SRAM デバイスなどの最新メモリ・デバイスを使用する際に重要です。表 1 に Cyclone II デバイスでサポートされるシングルエンド標準 I/O 規格とターゲット性能を示します。

注 1:

1. PCI Express PIPE プロトコル の実装を可能にする 1.5-V または 1.8-V LVCMOSを使用した外部 PHY デバイスへの接続をサポート

差動標準 I/O 規格

シングルエンド標準 I/O 規格と比較して、Cyclone II デバイスの差動信号は、雑音余裕度が高く、電磁妨害（EMI）の発生が低く抑えられ、消費電力も低くなっています。表 2 に Cyclone II デバイスでサポートされるシングルエンド標準 I/O 規格とターゲット性能を示します。

注 2:

1. Rx = 受信
2. Tx = 送信
3. RSDS = reduced swing differential signaling
4. HSTL = high-speed transceiver logic

図 1にCyclone II デバイスでのLVDS インタフェースを示します。

図 1. Cyclone II デバイスでの LVDS インタフェース

図 2にCyclone II デバイスでのRSDS および mini-LVDS インタフェースを示します。

図 2. Cyclone II デバイスでの RSDS および mini-LVDS インタフェース

図 2の注 :

1. Rs と Rp の値は、デバイス特性によって決まります。予測値は、Rs = 120Ω & Rp = 170Ω です。選択した抵抗器の値は以下の等式よって表されます。
   [RS x (RP/2)] / [RS + (RP/2)] = 50Ω

表 3 に Cyclone II デバイスでサポートされる差動データ・チャネル数とターゲット性能を示します。

注：

1. TQFP = 薄型クワッド・フラット・パッケージ
2. PQFP = プラスチック・クワッド・フラット・パッケージ
3. FBGA = Fineline ボール・グリッド・アレイ
4. 差動チャネル数は変更される場合があります。