Cyclone FPGA ファミリ Q&A

アルテラの最新Cyclone シリーズは、Cyclone II と Cyclone FPGA ファミリを含むASICやASSPにも競合できる価格でプログラマブル・ロジックの利点を提供します。ゼロから、そして数百の顧客の声を基に設計された低コスト・デバイスは高集積、エンベデッド・メモリ、外部メモリ・インタフェース、クロック管理回路などのアプリケーション向けの機能などを提供します。Cycloneは従来であればゲート・アレイやスタンダード・セルなどの固定化されたソリューションを使用する必要であった価格重視の量産向けアプリケーションに最適なFPGAソリューションです。

最新のCyclone シリーズとは?

アルテラの第二世代Cyclone デバイスであるCyclone II FPGA は、集積度を68K ロジック・エレメント(LE)以上を搭載しさらに第一世代よりも低コストで提供します。Cyclone II FPGAは、さらにエンベデッド・マルチプライヤ、拡張オン、オフチップ・メモリ・サポート、そしてI/Oインタフェース・サポートなどの機能も提供します。

Cycloneデバイス･ファミリとは？

アルテラの最新Cyclone デバイス・ファミリは、量産アプリケーションをターゲットに開発された第一世代の低コストCyclone FPGAシリーズです。量産アプリケーションはコスト制約が厳しく、従来、ASIC（特定用途向けIC）もしくは標準品（ASSP等のチップセット）が多く使用されてきましたが、アルテラはプログラマブル･ロジックが提供する数々のメリットを幅広いマーケットに浸透させるべくCycloneデバイス・ファミリを設計しました。Cycloneデバイス・ファミリは、機能セット、集積度、性能の面において非常に優れ、1,000ロジック･エレメント（LE）あたりのコストをUS＄0.99で実現します。Cycloneデバイス・ファミリによってデジタル･コンシューマ、通信、コンピュータ･ペリフェラル、工業用及び自動車マーケット等の量産アプリケーションを開発するシステム設計者は、プログラマブル･ロジックが提供する柔軟性、経済的効率性、及びTime-to-Marketのアドバンテージを活用することができます。

Cycloneデバイスは、最も低コストで最大限ロジック容量を使用できるよう最適化されています。集積度は、2,910から20,060ロジック･エレメント（LE）、288Kビットまで搭載されるオン･チップ･メモリ、PLL(Phase-ｌocked ｌoops)、外部高速メモリ・インタフェースのサポート、差動及びシングル･エンドI/O規格など様々な機能をサポートしています。

Cyclone デバイスの集積度の範囲は、ロジック・エレメント(LE) 数で 2,910 ～20,060 であり、最低コストで最大のロジック容量を実現するように最適化されています。Cyclone デバイスは、最大 295K ビットのエンベデッド・メモリ及びPLL (phase-locked loop) を備えており、外部メモリ・インタフェースと差動およびシングルエンド I/O 規格をサポートします。

さらに高性能、高集積、そしてより低コストを求める設計者のためにアルテラのCyclone II FPGAをご紹介します。

Cycloneデバイス･ファミリ設計の基準は？

アルテラは製品の企画段階でいろいろな異なるマーケットセグメントから数百に及ぶユーザと接し、量産アプリケーションに必要な価格帯、機能セット、性能などを調査しました。同時に、アルテラはStratixデバイス･ファミリの際に用いた新製品企画で、"ゼロ"からCycloneデバイス･ファミリを開発しました。その結果、バランスのとれたデバイス機能を備えた最も低コストなFPGA、 Cycloneが完成しました。

さらに高性能、高集積、そしてより低コストを求める設計者のためにアルテラのCyclone II FPGAをご紹介します。

Cycloneデバイス･ファミリがフォーカスするマーケットは？

Cycloneデバイス・ファミリは、ハイエンドのデジタル･コンシューマ、最新の通信、コンピュータ･ペリフェラル、工業用、及び自動車マーケットといった幅広いマーケットの量産アプリケーションに最適化された低コスト・ソリューションを提供します。Cycloneデバイスは、プラズマ･ディスプレイ･パネル･モジュール、ミッド/ローエンド・ルータ、及び自動車電子機器などの量産アプリケーションに最適な機能を数多く提供します。 Cyclone FPGA オートモーティブ・グレードバージョンに関する詳細

ASICの代替ソリューションとしてCycloneデバイスが理想的な理由は？

Cycloneデバイスは、過去にFPGAではコストが高すぎると考えられていた量産アプリケーションに対し、新たにプログラマブルなソリューションを開発することを可能にします。ASICには、高額な開発コスト（NRE）及びデザイン･ツールに対する懸念、また、製品を市場にタイムリーに投入するにあたり大きなリスクが発生します。過去のFPGAとASICの価格差では、10,000個のデバイス需要が予測される場合、ASICで発生する開発費（NRE）を回収することが出来ました。しかし、Cycloneデバイスの登場により、このクロスオーバ･ポイント（損益分離点）は、100,000個から5,000,000個のレベルに達すると考えられます。これからはシステム設計者は、ASIC並みの価格でプログラマブル･ロジックのあらゆるメリットを容易に得ることが出来ます。

Cycloneデバイス･ファミリのファミリ・メンバーとパッケージは？

Cycloneデバイス・ファミリは、集積度レンジ2,910から20,060ロジック･エレメント数の4つのファミリ・メンバーで構成されています。Cycloneデバイスは、TQFP、QFP、FineLineBGA®（FBGA）の低コスト・パッケージで提供され、バーティカル･マイグレーション（同一パッケージで集積度の異なるデバイス間でもピン互換性により、回路規模の増加の際もピン配置の変更、すなわち基板変更することなく、より集積度の高い同一パッケージへのデバイス移行が可能）もサポートされています。

表1. Cyclone デバイス・ファミリの概要
デバイス	ロジック・エレメント (LE)	最大 PLL数	M4K RAM ブロック数	合計 RAM ビット数合計	最大ユーザ I/O ピン数
EP1C3	2,910	1	13	59,904	104
EP1C4	4,000	2	17	78,336	301
EP1C6	5,980	2	20	92,160	185
EP1C12	12,060	2	52	239,616	249
EP1C20	20,060	2	64	294,912	301

表2. Cyclone パッケージ・オプション & ユーザ I/O ピン数
デバイス	100-Pin TQFP	144-Pin TQFP	240-Pin PQFP	256-Pin FineLine BGA	324-Pin FineLine BGA	400-Pin FineLine BGA
EP1C3	65	104
EP1C4					249	301
EP1C6		98	185	185
EP1C12			173	185	249
EP1C20					233	301

さらに高性能、高集積、そしてより低コストを求める設計者のためにアルテラのCyclone II FPGAをご紹介します。

Cycloneデバイス･ファミリの量産価格は？

2004年の量産時の価格（25万個購入時）は、EP1C3、 EP1C4、EP1C6、 EP1C12、及びEP1C20デバイスの最小パッケージと最もスピードの遅いグレードを想定した場合、それぞれ$4、$7.50、$8.95、$12、$20の予定です。

Cycloneデバイスの出荷時期は？

すべてのCycloneデバイス、EP1C3、 EP1C4、EP1C6、 EP1C12、及びEP1C20デバイスは量産出荷中です。

さらに高性能、高集積、そしてより低コストを求める設計者のためにアルテラのCyclone II もしくは、低消費電力 Cyclone III FPGA をご紹介します。

Cycloneデバイス･ファミリに使用されているプロセス･テクノロジは？

Cycloneデバイスは、低コストに最適化されたTSMC社の1.5-V、0.13μm全層銅配線プロセスを採用しています。

Cycloneデバイスでは、Stratix デバイスとの集積度の重複がある理由は？

CycloneとStratixデバイスで集積度の重複があるのは異なったマーケットのニーズを満たすためです。　Stratixデバイスは、ハイエンド・アプリケーションに必要な様々な高機能セットと業界最速かつ最高集積度を誇るFPGA製品です。Cycloneデバイスは、業界で最も低コストなFPGAです。Cycloneデバイスの機能セットは、量産アプリケーションをターゲットにしており、これらのアプリケーションで最も重視されるのが価格です。

StratixデバイスとCycloneデバイスとの比較

CycloneとStratixデバイス･ファミリは、異なったマーケット･ニーズを満たすように別々に"ゼロ"から開発されています。しかし、Cycloneデバイスは、Stratixデバイスと類似する以下の要素を備えています。

コア電圧: 1.5V
プロセス: 全層銅配線
ロジック･エレメントの構造：　4入力のルックアップ･テーブルとプログラマブル･レジスタ構造
オンチップ･メモリ･ブロック構造：　4Kビットのメモリ･ブロック（M4K　RAMブロック）

CycloneデバイスのCyclone II、ACEX及びStratixデバイスとのピン互換性は？

ありません。Cycloneデバイスは、全く新しいアーキテクチャによって設計されており、アルテラのCyclone II、ACEXまたはStratixなどの既存製品とのピン互換性はありません。

Cycloneデバイスの製品番号と集積度との関連性は？

Cycloneデバイスの製品番号は、各デバイスにおけるロジック･エレメント数を基に記されています。全てのCycloneデバイスの製品番号は、EP1Cとういう記号で始まります。この記号の後に記されている数字はデバイスのロジック･エレメント数を1,000で割ったものを表します。例えば、最も集積度が高いEP1C20デバイスは、20,060ロジック･エレメントあります。これを1,000で割ると、約20になります。

同一パッケージでより集積度の高いデバイスに移行した場合、ユーザI/O数が減少する理由は？

各Cycloneデバイス･ファミリ･メンバーは、集積度の低いデバイスが最も多くのI/Oピン数を確保できるよう最適化されています。集積度が高いメンバーは、ロジック･エレメント数が多いため、正常に動作するためにより多くの電源およびグラウンド・ピン数が必要となります。この為、同一のパッケージの場合、集積度が高いメンバーのユーザI/Oピン数が減少します。

メモリに関する質問

Cycloneデバイスに搭載されるメモリの種類ならびに機能は？

Cycloneデバイスのオンチップ･メモリは、列ごとに配置された4Kビットのブロックで構成されています。各メモリ･ブロックは200MHz以上でのデータ転送を可能にします。また、各メモリブロックは様々なメモリとして構成することが出来ます。例えば、デュアルポート・メモリ、片方向デュアル・メモリ、シングル･ポート･メモリ、ROM、FIFOバッファ･メモリ等、エラー制御の為のパリティー･ビット、メモリ幅の自由構成、クロックをミックスできる機能など柔軟性があり、様々な構成を可能とします。

さらに高性能、高集積、そしてより低コストを求める設計者のためにアルテラのCyclone II もしくは、低消費電力 Cyclone III FPGA をご紹介します。

システム･クロック･マネージメント

Cycloneデバイスで提供されるシステム･クロック･マネージメント・ソリューションは？

Cyclone デバイスでは完全なシステム･クロック･マネージメント･ソリューションを提供するためにグローバル･クロックのネットワークや内部及び外部チップへの機能を備えたPLLなどを搭載しています。

さらに高性能、高集積、そしてより低コストを求める設計者のためにアルテラのCyclone II もしくは、低消費電力 Cyclone III FPGA をご紹介します。

Cycloneデバイスで構成されるグローバル･クロック･ネットワークとその応用は？

各Cycloneデバイスには8本のグローバル･クロック･ラインが備わっており、これらがデバイス全域からアクセス可能になるよう1つのグローバル･クロックのネットワークに集約されています。クロック・ネットワークは、デバイス全体のリソースに対し、最小のスキュー、クロック信号、クリア、リセット信号などが提供されるよう最適化されています。

デバイス毎に提供される専用グローバル・クロック入力の本数は？

Cycloneデバイスには、4つの専用クロック入力ピンが直接グローバル･クロック・ネットワーク･ラインをフィードするようになっています。例外として、EP1C3の100ピンTQFPパッケージでは2つの専用クロック入力ピンが備わっています。

Cycloneデバイスで提供されるPLLの数量およびその機能は？

Cycloneデバイスには、2つのアナログPLL回路が搭載されています。ただし、EP1C3デバイスでは1つのアナログPLLが搭載されています。これらのアナログPLL回路は、逓倍、位相、プログラマブル･デューティ・サイクル、及び差動I/Oの出力サポートといった一般的なクロック･マネージ機能を果たします。１つのPLLにつき外部クロックの出力、システム上のその他のデバイスへクロック信号を提供することができます。この機能によりクロック･マネージメントを行うデバイスを別途基板上に設ける必要がなくなります。

I/O規格及び外部メモリ･インタフェース

さらに高性能、高集積、そしてより低コストを求める設計者のためにアルテラのCyclone II もしくは、低消費電力 Cyclone III FPGA をご紹介します。

Cycloneデバイスでサポートされる外部メモリ・インタフェースは？

Cycloneデバイス･ファミリには外部メモリとインタフェースする為にスピードが最適化された専用回路を設けています。外部メモリのインタフェイーとしてはシングル･データ･レート（SDR）SDRAM、ダブル･データ･レート（DDR）SDRAM、及びファースト･サイクル･メモリ（FCRAM）など最大266Mbps（133MHzクロック使用時）のデータレートに対応しています。下記のテーブルは各メモリ･インタフェースにおけるクロック･スピードと最大データ転送レートを表したものです。

表 3. Cyclone デバイスでサポートされている外部メモリ・インターフェース
メモリ・デバイス・タイプ	サポートされているクロック・スピード	最大データ転送レート
SDR SDRAM	133 MHz	133 Mbps
DDR SDRAM	133 MHz	266 Mbps
FCRAM	133 MHz	266 Mbps

Cycloneデバイスでサポートされるシングル･エンドI/O電気規格は？

Cycloneデバイスは、LVTTL、LVCMOS、SSTL、PCIなどを含むあらゆるシングル･エンドI/O規格をサポートしています。シングル･エンドI/O規格は、差動I/O規格と比べより多くのドライブ電流を流す為、DDR SDRAMのような最新のメモリ・デバイスとインタフェースする時に重要です。Cycloneデバイスでは特定のI/O規格に対し2mAから最大24mAまでのプログラマブルなドライブ能力をサポートしています。下記のテーブルはCycloneデバイスでサポートされているシングル･エンドI/O規格とそれらの性能を表します。

表 4. Cyclone デバイスによるシングルエンド標準 I/O 規格のサポート
I/O 規格	性能	一般的なアプリケーション
3.3-V/2.5-V/1.8-V LVTTL	250 MHz	汎用
3.3-V/2.5-V/1.8-V/1.5-V LVCMOS	250 MHz	汎用
SSTL-3 Class I & II	166 MHz	SDRAM
SSTL-2 Class I & II	200 MHz	DDR SDRAM
3.3-V PCI	66 MHz	PC&エンベデッド

Cycloneデバイスでサポートされる差動I/O電気規格は？

Cycloneでは最大129チャンネルのLVDS　I/O規格をサポートしています。Cycloneデバイスは、最大640 Mbpsの高速データ入力をサポートできるLVDS入力バッファを備えています。伝送側では、適切なLVDSの振幅信号に変換するために外部抵抗を使ったネットワークが必要となります。

ソフトウエア及び IP（Intellectual Property）

Cycloneデバイスをサポートする、Quartus® II デザイン･ソフトウエアのバージョンは？

全てのCycloneデバイスは、現在、日本アルテラのホームページから無償でダウンロードできるQuartus II Web editionでサポートされています。また、サブスクリプション・プログラムで提供されているQuartus II でも Cyclone デバイス・ファミリはサポートされています。

統合されたVerilog及びVHDL論理合成機能、タイミング･クロージャ・メソドロジ、部分的な検証機能を提供するSignalProbe™、Linuxサポート、及びFast Fit Compiler Option（コンパイル時間と性能のトレード･オフを選択可能）といった新しい機能や強化された機能により、設計者は全体の開発時間を最小限にする単一開発プラットフォーム・ツールを活用することができます。最新のPowerFit™テクノロジは、デザインの自動配置配線作業を最適化し、最高性能と使用効率の向上を実現します。Cycloneデバイスのプログラムファイルの生成は、次回のソフトウェアのリリース時にサポートされます。

Cycloneデバイスをサポートするサード･パーティ・ツールは？

Mentor Graphics®, Synplicity®, 及びSynopsysなどの主要EDAベンダの論理合成及びシミュレーション･ツールがCycloneデバイス･ファミリをサポートしています。

Mentor Graphics LeonardoSpectrum™ バージョン 2002d と ModelSim® バージョン 5.6a 以上のソフトウェア
Synplicity Synplify 7.2 以上のソフトウェア
Synopsys FPGA Compiler II バージョン 3.8 以上のソフトウェア

Cycloneデバイス向けに提供されるIPコアは？

30以上のIPコアがCycloneデバイス用として提供されています。アルテラ及びAMPP^SM（アルテラのIPパートナ企業）よりCycloneアーキテクチャに最適化された下記を含む様々なIPコアが提供されています。

10/100 イーサネット MAC
SDR SDRAM コントローラ
DDR SDRAM コントローラ
FCRAM コントローラ
PCI32 Nios ターゲット
SPI プログラミング参照設計
FIR フィルタ
Nios II エンベデッド・プロセッサ
SOPC Builder & ペリフェラル

デバイスのコンフィギュレーション

Cycloneデバイスをサポートするコンフィギュレーション･デバイスは？

Cycloneデバイス･ファミリをサポートする低コストのシリアル・コンフィギュレーション･デバイスのラインアップが提供されます。各コンフィギュレーション･デバイスは、対応するCycloneデバイス単価の平均10％のコストで提供されます。Cycloneデバイスと同様、これらのシリアル･コンフィギュレーション･デバイスは、プログラマブル･ロジック業界において最も低いコストで提供されます。Cycloneとシリアル･コンフィギュレーション・デバイスのコンビネーションにより、業界で最も低コストなsystem-on-a-programmable-chip（SOPC）ソリューションが提供されます。

アルテラがCycloneデバイス向けに外付けのシリアル･コンフィギュレーション･デバイス･ファミリを提供する理由は？一つのデバイスに全ての機能を統合しない理由は？

外付けのコンフィギュレーション･デバイスを使ってFPGAにプログラムを書き込む手法は、年々減少しつつあります。システム設計者は、Flashメモリまたはマイクロプロセッサを介してFPGAにプログラム･データを書き込むと言った従来とは異る手法でFPGAへプログラムの書き込みを行う傾向にあり、FPGA専用のコンフィギュレーション･デバイスの使用は、年々減少しつつあります。従来のFPGA専用のコンフィギュレーション･デバイスによる書き込み手法を用いるユーザには、トータル的に最も低コストなソリューションが提供できるよう、低コストのシリアル・コンフィギュレーション･デバイスをCycloneデバイス用にサポートしています。コンフィギュレーション機能をCycloneデバイス内に集積することはダイサイズの増加につながり、結果的により高い開発コストになります。

Nios II と Nios ソフト・コア・エンベデッド・プロセッサ

Cycloneデバイスでは、Nios II と Nios エンベデッド・プロセッサがサポートされているか？

はい。Nios II と Nios エンベデッド・プロセッサで、Cycloneデバイスは、完全にサポートされています。CycloneデバイスとNiosプロセッサを集積することにより、価格の制約が厳しい様々なアプリケーションに対し、ユーザが求めている低コストでコンフィギュレーション可能なエンベデッド･プロセッサが実現できます。さらに、Quartus II version 2.1デザイン･ソフトウェアおよびNios開発キットに含まれるSOPC Builder開発ツールでは、アルテラの新しいシリアル･コンフィギュレーション･デバイスをシステム･メモリとしてアクセスすることができる新しいメモリ･インタフェース機能を提供しています。

Hardcopy デバイス

アルテラはHardcopy ASICへの移行をCycloneでサポートするか？

いいえ。CycloneからHardCopyデバイスへの移行をサポートする計画はありません。Cycloneのアーキテクチャは、最も低コストが実現できるよう最適化されています。ハード化したソリューションでも全体的なコスト面でCycloneデバイスより低コスト化を実現することは出来ません。今後は、CycloneとHardCopyデバイスは、お互いに補完し合う製品になるでしょう。HardCopyデバイスは、Cycloneデバイスでサポートされていない、より集積度の高いデバイスをサポートすることにより、ユーザは全ての集積度レンジにおいてコストが最適化されたソリューションを使用することができます。

このページを評価

ユーザーネーム:
パスワード:
	次回からIDの入力を省略