Cyclone® デバイスは新世代を切り拓きます。そこでは、 新規および既存のFPGA 市場において、FPGA が量産向けアプリケーションで重要な役割を果たします。FPGA はもはやペリフェラルの用途に限定されず、現在ではシステム内で多くの重要なプロセスを実行するようになりました。このデバイスをシステム内で重要な役割に使用する場合、総メモリ容量要求がオンチップ・メモリ・リソースを超えるときは、外部メモリ・デバイスとの間で高速データ転送を行う必要があります。
Cyclone デバイスは最大 266 Mbps の高速、高信頼性データ転送を保証する専用インタフェースを用いて、ダブル・データ・レート（DDR）SDRAM および FCRAM、ならびにシングル・データ・レート（SDR）SDRAM デバイスと通信するように設計されています。Cyclone に最適化された標準 IP (Intellectual Property) コントローラ・コアと共に、設計者は数分で自分のシステムに SDRAM デバイスと FCRAM デバイスを組み込むことができます。
DDR SDRAM および FCRAM デバイス
DDR SDRAM デバイスは主に、低消費電力、(比較的) 低コスト、高速データ転送が可能、といった理由から、最近とくに人気が高まっています。データ・トランザクションは、クロックの両エッジで発生し、低速の SDR アーキテクチャに対して、総データ帯域幅を効果的に倍増します。DDR SDRAM デバイスは、パーソナル・コンピュータ（PC）セグメントを超えて広く市場に浸透し、現在ではネットワーキングやコミュニケーションからセットトップ・ボックスや家庭用エンターテインメントに至るまで、数多くのアプリケーション分野で幅広く使用されています。
FCRAM デバイスは、SDRAM デバイスと同じ基本アーキテクチャに基づく、SRAM に類似した待ち時間の少ないデバイスです。これらのデバイスは、SRAM と同等の性能でより少ない消費電力が要求されるアプリケーションで、高い性能を発揮します。SDRAM デバイスに類似した FCRAM デバイスは、システム・クロックの立ち上がりエッジと立ち下がりエッジの両方でのデータ・トランザクションをサポートします。これらのデバイスの高速性能は、SDRAM アーキテクチャに比べてアクセス・サイクル時間が大幅に短縮される、独自のパイプラインおよびプリチャージ・オペレーションから直接得られるものです。
インタフェースの技術詳細
各 Cyclone デバイスは、図 1 に示すとおり、高速伝送に最適化された I/O ピンを使用した DDR SDRAM および FCRAM デバイスとのインタフェースを備えています。各 I/O バンクには 2 組のインタフェース信号ピンがあり、各組に 1 本のデータ・ストローブ（DQS）ピンと 8 本の関連データ（DQ）ピンがあります。これらのピンは、SSTL-2 Class II I/O 規格を使用する外部メモリ・デバイスとの間で高速データ転送を行うように設計されています。デバイスごとに最大 48 本の DQ ピンがあり、そのうち 8 本が DQS ピンで、32 ビット・データおよび誤り訂正機能付きの 1 個のデュアルインライン・メモリ・モジュールをサポートします。
図 1. DQS および DQ 信号ピン
読み出し動作
メモリ・デバイスからの 1 データ・ビットの読み出し動作を図 2 に示します。DQS 信号は入力 DQ 信号と中央で揃えられ、デバイスのグローバル・クロック・ネットワークに送られます。DQ 信号は FPGA レジスタを使用してクロックの両エッジでキャプチャされ、2組目の正エッジ・トリガ・コア・レジスタを使用して、システム・クロックに同期化されます。
図 2. 外部メモリ・デバイスの読み出し動作
書き込み動作
メモリ・デバイスへの 1 データ・ビットの書き込み動作を図 3 に示します。 DQS 信号は、送信されたデータと 90 度位相が異なる形でメモリ・デバイスに送られます。出力イネーブル・ロジックを使用して、対応するプリアンブルおよびポストアンブル・タイミング条件を満たします。
DQ 信号は、1 組のロジック・レジスタおよびデータ A 信号とデータ B 信号の間で切り替わる 1 個の出力マルチプレクサを使用して、インフェーズ・システム・クロックの両エッジでメモリ・デバイスに送られます。
図 3. 外部メモリ・デバイスの書き込み動作
Cyclone デバイスでの外部メモリ・インタフェースの詳細を記載した、Cyclone デバイス・ファミリ・データ・シートを用意しております。
