Nios® II エンベデッド・プロセッサ・ファミリは Cyclone® デバイスに組み込むことにより、コスト重視のデータ処理アプリケーションに対応した費用効果の高いソフト・プロセッサ・ソリューションを提供します。低 Nios II プロセッサは、コスト Cyclone デバイス内において使用ロジック・エレメント（LE）が 600 個以下というきわめて経済的なソリューションであり、今日入手可能などのディスクリート 32 ビット・マイクロコントローラよりも低い費用となります。
最大規模の Cyclone デバイスでは、LE が20,060 個まで利用可能なため、1 つの Cyclone デバイス内に複数の Nios II プロセッサを容易に実装することができます。低コストな Nios II プロセッサは、価格が重要な要素となる民生、通信、コンピュータ、工業製品、車載製品、および無線の幅広いアプリケーションに最適です。設計者は、デジタル・エンターテインメント・ボックス、ローエンド・ルータおよびスイッチ、工業用モータおよびサーボ・コントローラ、車載用テレマティックスなどのアプリケーションで、Cyclone デバイス内の Nios II エンベデッド・プロセッサ・ファミリで提供される低コスト SOPC ソリューションを今すぐ使用することができます。
Nios II エンベデッド・プロセッサ・ファミリは、大成功を収めた第 1 世代の Nios プロセッサをベースとし、さらに広い範囲のエンベデッド処理アプリケーションにも対応できるよう 3 つのプロセッサ・コアを提供します。設計者は、高性能コア（200DMIPS 超）、低コスト・コア（1ロジックあたり35セント）、および性能とコストのバランスがとれた標準コアの3つから選択できます。Nios II エンベデッド・プロセッサ・ファミリは次のようなアプリケーションに対応します。
図 1 に Cyclone デバイスにおける Nios II エンベデッド・プロセッサの使用例を示します。豊富な機能で最適化された性能を持つ Nios II プロセッサとペリフェラルは、基本的にどのようなエンベデッド・システム特有の要件にも適合させることができます。Nios II プロセッサを Cyclone デバイスに実装することによって、32 ビットの 20-DMIPS RISC プロセッサが1ロジックあたり35セントで実現されます。Nios II プロセッサは余分なコストをかけずに素早く簡単にアップデート可能で、陳腐化を防ぎ、多くの標準マイクロプロセッサやマイクロコントローラを凌駕する使いやすさを提供します。
図 1. 費用効果の高い Nios II エンベデッド・プロセッサ・ソリューション
図 1 の注:
-
Cyclone EP1C20F324 デバイス情報:
-
集積度（LE数）: 20,060
-
パッケージ : 324 ピン FineLine BGA（FBGA）
-
価格 : US $18.00（2004 年末の 25万個口の価格に基づく）
-
- Nios II プロセッサおよびペリフェラルが使用する LE は約 600 個です。
開発者は、Nios II プロセッサのインストラクション・セットにカスタム・インストラクションを追加することによって、スピード重視のソフトウェア・アルゴリズムを高速化することができます。カスタム・インストラクションは、複雑な処理タスクをわずか 1 クロック・サイクルで実行するようにハードウェアで実現されるため、システムを最適化する費用効果の高い手段になります。ユーザが追加したカスタム・インストラクション・ロジックは、Nios II システムの外部のメモリやロジックにアクセスできるため、データ・リソースやロジック・リソースにきわめて効率的かつ柔軟にアクセスが可能です。このカスタム・インストラクションにより、設計者は PLD の並列ハードウェア動作の性能上のメリットを享受しながら、高水準ソフトウェア・デザインの柔軟性と移植性を得ることができます。
完璧な低コスト SOPC ソリューション
アルテラの SOPC Builder システム開発ツール は、共通のシステム・コンポーネントからバス・ベース・システムを構成するための強力なプラットフォームを設計者に提供します。Cyclone の設計者はSOPC Builder を使用してプロセッサ、ペリフェラル、オンチップ・メモリ・インタフェース、オフチップ・メモリ・インタフェース、およびユーザ定義ロジックを含む完全なシステムを、コンポーネントに容易に統合できます。SOPC Builder は、マルチマスタ・バス・アービトレーションおよびインタラプト・コントロール・ロジックを含むシステムを接続するための VHDL または Verilog を生成します。SOPC Builder はさらに、カスタム・ハードウェア用テストベンチを備えたシミュレーション環境も作成し、Nios II 統合開発環境（IDE）の起動にも使用できます。
設計者は、SOPC Builderのカスタマイズ可能なペリフェラル・ライブラリを使用して、デザイン・コンセプトを数分で実際のシステムにすることができます。これらのペリフェラルには、次のものがあります。
- UART およびシリアル・ペリフェラル・インタフェース（SPI）などのシリアル・インタフェース
- オンチップ RAM、およびオフチップの SRAM、フラッシュ、SSRAM、SDRAM メモリへのインタフェース
- 汎用パラレル I/Oブロック
- ダイレクト・メモリ・アクセス（DMA）
- JTAG（Joint Test Action Group）デバッグ・インタフェース
Nios II IDE は、プログラムの編集、コンパイル、デバッグなどすべてのソフトウェア開発作業を処理する完全なソフトウェア開発環境です。
Nios II プロセッサでは、I/O ピンを節約するためにトライ・ステート・ブリッジを介してアクセス可能な、低コストのシングル・データ・レート（SDR）SDRAM へのメモリ・インタフェースを利用することができます。Cyclone デバイスをターゲットとする場合、Nios II プロセッサでは、シリアル・コンフィギュレーション・デバイスの未使用のメモリも利用できます。Nios II 開発キットには、この利用可能なメモリ・スペースを汎用システム・メモリに使用するためのメモリ・インタフェースおよび一連のソフトウェアを備えており、この汎用システム・メモリをコードおよびデータ・ストレージに使用でき、メモリ・コストが低減されます。また、システム設計者は、コンフィギュレーション、ハードウェアのデバッグ、ソフトウェアのデバッグ、および端末通信に JTAG インタフェースを使用することにより、I/O ピンを節約しコンポーネントのコストやボード・スペースを削減できます。
SOPC Builder は、Advanced High-performance Bus (AHB) のマスタ、またはスレーブ・ペリフェラル、あるいは単純な Avalon™ スイッチ・ファブリックを介して任意のユーザ定義ロジックを自動的に接続できます。Nios II プロセッサが利用可能なペリフェラルの詳細については、Nios II ペリフェラル＆インタフェースページを参照してください。
