Cyclone V FPGA ファミリの概要

アルテラの Cyclone® V FPGA は、市場で最も低いコストと消費電力に加え、量産アプリケーションの差別化に必要なレベルの性能を提供します。以下の 3 種類の製品からお選びいただけます。

• Cyclone V E FPGA (ロジックのみ)
• Cyclone V GX FPGA (3.125 Gbps トランシーバ内蔵)
• Cyclone V GT FPGA (5.0 Gbps トランシーバ内蔵)
• Cyclone V SE SoC FPGA （ARM ベース ハード・プロセッサ・システム（HPS）内蔵）
• Cyclone V SX SoC FPGA （3.125 Gbps トランシーバ、ARM ベース HSP内蔵）
• Cyclone V ST SoC FPGA （5 Gbps トランシーバ、ARM ベース HSP内蔵）

表 1. Cyclone V E FPGA ファミリの概要

Device	5CEA2	5CEA4	5CEA5	5CEA7	5CEA9
等価ロジック・エレメント (LE) 数 (K)	25	49	77	149.5	301
M10K メモリ・ブロック数	176	308	446	686	1,220
M10K メモリ (Kb)	1,760	3,080	4,460	6,860	12,200
メモリ・ロジック・アレイ・ブロック （MLAB） (Kb)	196	303	424	836	1,717
18 x 18 ビットマルチプライヤ数	50	132	300	312	684
可変精度 DSP ブロック (1)	25	66	150	156	342
PLL 数	4	4	6	6	6
最大ユーザー I/O ピン数	224	224	240	480	448
メモリ・コントローラ	1	1	2	2	2
出荷状況	お問い合わせください	お問い合わせください	お問い合わせください	出荷中	お問い合わせください

注：

1. DSP ブロックは、3つの 9 x 9 マルチプライヤ、2つの 18 x 19 マルチプライヤ、そして1つの 27 x 27 マルチプライヤを含みます。また、その他モードも対応できます。

ページ・トップヘ

表 2. Cyclone V E デバイス・パッケージ および 最大ユーザー I/O ピン数

デバイス／ パッケージ (mm x mm)	F256		U324		U484		F484		F672		F896
	1.0 mm 17 x 17		0.8 mm 15 x 15		0.8 mm 19 x 19		1.0 mm 23 x 23		1.0 mm 27 x 27		1.0 mm 31 x 31
	I/O	XVCR	I/O	XVCR	I/O	XVCR	I/O	XVCR	I/O	XVCR	I/O	XVCR
5CEA2	128	-	176	-	224	-	224	-	-	-	-	-
5CEA4	128	-	176	-	224	-	224	-	-	-	-	-
5CEA5	-	-	-	-	224	-	240	-	-	-	-	-
5CEA7	-	-	-	-	240	-	240	-	336	-	480	-
5CEA9	-	-	-	-	-	-	224	-	336	-	448	-

注：

1. グレーのエリアでは、バーティカル・パッケージ・マイグレーションをサポートしています。

ページ・トップヘ

表 3. Cyclone V GX FPGA ファミリの概要

デバイス	5CGXC3	5CGXC4	5CGXC5	5CGXC7	5CGXC9
等価ロジック・エレメント (LE) 数 (K)	31.5	50	77	149.5	301
M10K メモリ・ブロック数	119	250	446	686	1,220
M10K メモリ (Kb)	1,190	2,500	4,460	6,860	12,200
MLAB (Kb)	159	295	424	836	1,717
18 x 18 ビットマルチプライヤ数	102	140	300	312	684
可変精度 DSP ブロック	51	70	150	156	342
PCI Express® ハード IP ブロック数	1	2	2	2	2
fPLL 数	4	6	6	7	8
最大ユーザー I/O ピン数	208	336	336	480	560
メモリ・コントローラ	1	2	2	2	2
出荷状況	お問い合わせください	お問い合わせください	お問い合わせください	出荷中	お問い合わせください

ページ・トップヘ

表 4. Cyclone V GX デバイス・パッケージ および 最大ユーザー I/O ピン数

デバイス／ パッケージ (mm x mm)	U324		U484		F484		F672		F896		F1152
	0.8 mm 15 x 15		0.8 mm 19 x 19		1.0 mm 23 x 23		1.0 mm 27 x 27		1.0 mm 31 x 31		1.0 mm 35 x 35
	I/O	XVCR	I/O	XVCR	I/O	XVCR	I/O	XVCR	I/O	XVCR	I/O	XVCR
5CGXC3	112	3	208	3	208	3	-	-	-	-	-	-
5CGXC4	-	-	224	6	240	6	336	6	-	-	-	-
5CGXC5	-	-	224	6	240	6	336	6	-	-	-	-
5CGXC7	-	-	240	6	240	6	336	9	480	9	-	-
5CGXC9	-	-	-	-	224	6	336	9	448	12	560	12

注：

1. グレーのエリアでは、バーティカル・パッケージ・マイグレーションをサポートしています。

ページ・トップヘ

表 5. Cyclone V GT FPGA ファミリの概要

デバイス	5CGTD5	5CGTD7	5CGTD9
ロジック・エレメント (LE) 数 (K)	77	149.5	301
M10K メモリ・ブロック数	446	686	1,220
M10K メモリ (Kb)	4,460	6,860	12,200
MLAB (Kb)	424	836	1,717
18 x 18 ビットマルチプライヤ数	300	312	684
可変精度 DSP ブロック	150	156	342
PCI Express ハード IP ブロック数	2	2	2
PLL 数	6	7	8
最大ユーザー I/O ピン数	336	480	560
メモリ・コントローラ	2	2	2

ページ・トップヘ

表 6. Cyclone V GT デバイス・パッケージ および 最大ユーザー I/O ピン数

デバイス／ パッケージ (mm x mm)	U484		F484		F672		F896		F1152
	0.8 mm 19 x 19		1.0 mm 23 x 23		1.0 mm 27 x 27		1.0 mm 31 x 31		1.0 mm 35 x 35
	I/O	XVCR	I/O	XVCR	I/O	XVCR	I/O	XVCR	I/O	XVCR
5CGTD5	224	6	240	6	336	6	-	-	-	-
5CGTD7	240	6	240	6	336	9	480	9	-	-
5CGTD9	-	-	224	6	336	9	448	12	560	12

注：

1. グレーのエリアでは、バーティカル・パッケージ・マイグレーションをサポートしています。

表 7. Cyclone V SE SoC FPGA ファミリの概要

デバイス	5CSEA2	5CSEA4	5CSEA5	5CSEA6
等価ロジック・エレメント (LE) 数	25,000	40,000	85,000	110,000
アダプティブ・ロジック・モジュール (ALM)	9,434	15,094	32,075	41,509
M10K メモリ・ブロック数	140	224	397	514
M10K メモリ (Kb)	1,400	2,240	3,972	5,140
MLAB (Kb)	138	220	480	621
18 x 19 ビットマルチプライヤ数	72	116	174	224
可変精度 DSP ブロック (1)	36	58	87	112
FPGA PLL数	4	5	6	6
ハード・プロセッサ・システム (HPS) PLL数	3	3	3	3
最大FPGA ユーザー I/O ピン数	124	124	288	288
最大 HPS I/O数	188	188	188	188
FPGA ハード・メモリ・コントローラ	-	1	1	1
HPS ハード・メモリ・コントローラ	1	1	1	1
プロセッサ・コア (ARM® Cortex™-A9 MPCores)	シングル／デュアル	シングル／デュアル	シングル／デュアル	シングル／デュアル

注：

1. DSP ブロックは、3つの 9 x 9 マルチプライヤ、2つの 18 x 19 マルチプライヤ、そして1つの 27 x 27 マルチプライヤを含みます。また、その他モードも対応できます。

ページトップに戻る

表 8. Cyclone V SE SoC FPGA デバイス・パッケージ および 最大ユーザー I/O ピン数

デバイス／パッケージ (mm x mm)	U484		U672		F896
	0.8 mm 19 x 19		0.8 mm 23 x 23		1.0 mm 31 x 31
	FPGA I/O	HPS I/O	FPGA I/O	HPS I/O	FPGA I/O	HPS I/O
5CSEA2	66	161	124	188	-	-
5CSEA4	66	161	124	188	-	-
5CSEA5	66	161	124	188	288	188
5CSEA6	66	161	124	188	288	188

ページトップに戻る

表 9. Cyclone V SX SoC FPGA ファミリの概要

デバイス	5CSXC4	5CSXC5	5CSXC6
等価ロジック・エレメント (LE) 数	40,000	85,000	110,000
アダプティブ・ロジック・モジュール (ALM)	15,094	32,075	41,509
M10K メモリ・ブロック数	224	397	514
M10K メモリ (Kb)	2,240	3,972	5,140
MLAB (Kb)	220	480	621
18 x 19 ビットマルチプライヤ数	116	174	224
可変精度 DSP ブロック	58	87	112
最大トランシーバ数	6	9	9
PCI Express ハード IP ブロック数	2	2	2
FPGA PLL数	5	6	6
HPS PLL数	3	3	3
最大FPGA ユーザー I/O ピン数	124	288	288
最大HPS I/O数	188	188	188
FPGA ハード・メモリ・コントローラ	1	1	1
HPS ハード・メモリ・コントローラ	1	1	1
プロセッサ・コア (ARM Cortex-A9 MPCores)	デュアル	デュアル	デュアル

ページトップに戻る

表 10. Cyclone V SX SoC FPGA デバイス・パッケージ および 最大ユーザー I/O ピン数

デバイス／パッケージ (mm x mm)	U672			F896
	0.8 mm 23 x 23			1.0 mm 31 x 31
	FPGA I/O	HPS I/O	XCVR	FPGA I/O	HPS I/O	XCVR
5CSXC4	124	188	6	-	-	-
5CSXC5	124	188	6	288	188	9
5CSXC6	124	188	6	288	188	9

ページトップに戻る

表 11. Cyclone V ST SoC FPGA ファミリの概要

デバイス	5CSTD5	5CSTD6
等価ロジック・エレメント (LE) 数	85,000	110,000
アダプティブ・ロジック・モジュール (ALM)	32,075	41,509
M10K メモリ・ブロック数	397	514
M10K メモリ (Kb)	3,972	5,140
MLAB (Kb)	480	621
18 x 19 ビットマルチプライヤ数	174	224
可変精度 DSP ブロック	87	112
最大トランシーバ数	9	9
PCI Express ハード IP ブロック数	2	2
FPGA PLL数	6	6
HPS PLL数	3	3
最大FPGA ユーザー I/O ピン数	288	288
最大HPS I/O数	188	188
FPGA ハード・メモリ・コントローラ	1	1
HPS ハード・メモリ・コントローラ	1	1
プロセッサ・コア (ARM Cortex-A9 MPCores)	デュアル	デュアル

ページトップに戻る

表 12. Cyclone V ST SoC FPGA デバイス・パッケージ および 最大ユーザー I/O ピン数

デバイス／パッケージ (mm x mm)	F896
	1.0 mm 31 x 31
	FPGA I/O	HPS I/O	XCVR
5CSTD5	288	188	9
5CSTD6	288	188	9

関連リンク

• Cyclone V デバイス・ファミリ概要 (英語版・PDF)
• アルテラのデバイス情報パッケージ・データシート
• オートモーティブ・グレード製品
• Arria® V および Cyclone V FPGA の可変精度 DSP ブロック・アーキテクチャ
• オンライン・セミナー： Arria V & Cyclone V 可変精度 DSP ブロックで実現する高性能信号処理

ページ・トップヘ