説明
Cyclone® V SoC （System-on-a-Chip) FPGA は、FPGA、デジタル信号処理 （DSP） などのディスクリート・デバイスを、ユーザーによりカスタマイズが可能な ARM® ベース SoC 1個に集積統合することで、消費電力、システム・コスト、およびボード・サイズを削減し、システム性能を向上させるものです。SoC FPGA は、性能と低消費電力性に優れた ハード IP (Intellectual Property) と、柔軟性に優れたプログラマブル・ロジックの究極の組み合わせを提供します。
ブロック図
ハード・プロセッサ・システム (HPS) の機能
- 800 MHz デュアルコア ARM CortexTM -A9 MPCoreTM プロセッサ
- 各プロセッサに以下の機能を搭載：
- 32 KB 命令キャッシュ、32 KB データ・キャッシュ
- 単精度／倍精度浮動小数点演算ユニットおよび NEONTM メディア・エンジン
- CoreSightTM デバッグおよびトレース・テクノロジ
- 512 KB 共有 L2 キャッシュ
- 64 KB スクラッチ RAM
- DDR2、DDR3、LPDDR1、および LPDDR2 をサポートしたマルチポート SDRAM コントローラ
- 8 チャネル DMA (ダイレクト・メモリ・アクセス) コントローラ
- QSPI フラッシュ・コントローラ
- DMA 対応 NAND フラッシュ・コントローラ
- DMA 対応 SD/SDIO/MMC コントローラ
- 2 個の DMA 対応 10/100/1000 イーサネット MAC (メディア・アクセス・コントロール)
- 2 個の DMA 対応 USB 2.0 OTG コントローラ
- 2 個の I2C コントローラ
- 2 個の UART
- 2 個のシリアル・ペリフェラル・インタフェース (SPI)
- 最大 134 個の汎用 I/O (GPIO)
- 7 個の汎用タイマ
- 4 個のウォッチドッグ・タイマ
広帯域幅 HPS–FPGA インタコネクト・バックボーン
HPS （Hard Processor System） と FPGA は独立して動作可能ですが、高性能 ARM AXI バス・ブリッジによる広帯域幅システム・インタコネクトを介して緊密に結合されています。FPGA ファブリック内の IP バス・マスタは、FPGA-HPS インタコネクトを介して HPS バス・スレーブにアクセスできます。同様に、HPS バス・マスタは、HPS-FPGA ブリッジを介して FPGA ファブリック内のバス・スレーブにアクセスできます。いずれのブリッジも ARM AXI-3 準拠であり、同時リード／ライト・トランザクションをサポートしています。また、最大 6 個の FPGA マスタが HPS SDRAM コントローラを共有できることに加え、ARMプロセッサを使用して専用 32 ビット・コンフィギュレーション・ポートを介してプログラム制御下の FPGA ファブリックをコンフィギュレーションすることも可能です。
- HPS-FPGA： コンフィギュレーション可能な 32/64/128 ビット AXI インタフェース
- FPGA-HPS： コンフィギュレーション可能な 32/64/128 ビット AXI インタフェース
- FPGA-SDRAM コントローラ：最大 6 個のマスタ (コマンド・ポート)、4 個の 64 ビット・リード・データ・ポート、および 4 個の 64 ビット・ライト・データ・ポート
- 32 ビット FPGA コンフィギュレーション・マネージャ
