Cyclone IV GX FPGA: トランシーバの概要

アルテラのCyclone® IV FPGA ファミリは、市場で最も低いコストと消費電力を提供します。そして、新たにトランシーバ内蔵バージョンが追加されたことで、Cyclone FPGA シリーズのリーダーシップをさらに拡大します。

低コスト・トランシーバの設計は、すべて同じというわけではありません。Cyclone IV GX FPGAは、1つのクワッドに複数のプロトコルを実装でき、また、受信用、送信用に独立した周波数を備えています。こうした柔軟性により、システム設計者は全トランシーバ・リソースを活用し、より小規模かつ低コスト・デバイスでの設計が可能です。

トランシーバの特長

• クロック・データ・リカバリー（CDR）機能を備え、600 Mbps ～ 3.125 Gbps のデータ・レートをサポートする、最大 8個のトランシーバ
• 業界標準のプロトコルおよび独自プロトコルを実装するための、柔軟でコンフィギュレーションが容易なトランシーバ・データパス
• プログラマブル・プリエンファシス設定、および調整可能な差動出力電圧（VOD）により、シグナル・インテグリティが向上
• ユーザー制御可能な受信側におけるイコライザにより、フィジカル・メディアでの周波数依存損失を補償
• トランシーバのダイナミック・リコンフィギュレーションにより、FPGA を再プログラミングすることなく、同一チャネル上で複数のプロトコルおよびデータ・レートをサポート
• PCI Express (PIPE)、DisplayPort、V-by-One、および SATA コンフィギュレーションでのスペクトラム拡散クロッキングなどのプロトコル機能をサポート
• PCI Express（PCIE）、XAUI、およびギガビット・イーサネット向けの物理インタフェースに準拠した専用回路
• PCI-SIG® 準拠の x1、x2、またはx4 エンドポイントまたはルートポート・アプリケーションをサポートする内蔵 PCI Express Gen1 (2.5 Gbps) のハード IP (intellectual property) に直接接続する PIPE インタフェース
• トランスミッタごとに、 2個の PLL (Phase-Locked Loop) 入力を内蔵。EP4CGX50 およびそれ以上のデバイスは、チャネルごとに異なるクロック・レートをサポートする独立したクロック・ディバイダも搭載
• バイト・オーダリング機能を内蔵するため、フレームまたはパケットが常に既知のバイト・レーンで開始
• 8B/10B エンコータ/デコーダは8 ビットから 10 ビットへのエンコーディング、および 10 ビットから 8 ビットへのデコーディングをサポート
• トランスミッタおよびレシーバ PLL チャージ・ポンプおよび電圧制御発振器（VCO）用のオン・ダイ電源レギュレータによる優れたノイズ耐性
• オン・チップ電源のデカップリングにより、高周波数において過渡電流要件を満足し、ボード上必要なデカップリング・コンデンサを削減
• PCI-SIG 準拠の PCI Express ハード IP ブロックでのシリアル・ループバック、パラレル・ループバック、リバース・シリアル・ループバック、ループバック・マスタおよびスレーブ機能などの診断機能

図 1 に Cyclone IV GX トランシーバのフィジカル・メディア・アタッチメント (PMA) およびフィジカル・コーディング・サブレイヤ(PCS)の両方のブロック図を示します。PCS 内のブロックは、要に応じてバイパス可能です。

図 1. Cyclone IV GX トランシーバ、PMA、および PCS ブロック図

Cyclone IV GXでサポートするプロトコル

表 1 に Cyclone IV GX FPGA がサポートするプロトコルの一覧を示します。

関連リンク

• Cyclone IV GX のデザイン・リソース
• Cyclone IV ハンドブック
• Cyclone IV のトランシーバ（PDF）
• Cyclone IV のシグナル･インテグリティ
• トランシーバのポートフォリオ
• トランシーバのプロトコル