Cyclone® IV FPGA は、低コスト、低消費電力、多機能性のかつてない組み合わせを提供するCycloneシリーズの特長（伝統）を継続します。
Cyclone IV GX FPGA アーキテクチャは、最大 150K の垂直に配列されたロジック・エレメント(LE)、9K ビットの(M9K) ブロックとして配置された 6.5 Mビットのエンベデッド・メモリ、および360個の 18x18 エンベデッド・マルチプライヤで構成されています。さらに、Cyclone シリーズの新しいメンバーである Cyclone IV GX FPGA では、最大 3.125 Gbps トランシーバを内蔵しています。
Cyclone IV E FPGA アーキテクチャは、最大 115K の垂直に配列された LE、9K ビットの(M9K) ブロックとして配置された 4 Mビットのエンベデッド・メモリ、および266個の 18x18 エンベデッド・マルチプライヤで構成されています。
図 1 に示すとおり、ロジックおよび配線コア・ファブリックは、I/O エレメント（IOE）、フェーズ・ロック・ループ（PLL）で取り囲まれています。GX および E の両デバイスには、ダイの各コーナーに 4 個の汎用 PLL が配置されています。
Cyclone IV GX FPGA には、ダイの上部、下部、および右側に I/O エレメントがあり、Cyclone IV E FPGA にはダイの 4辺に I/O エレメントがあります。Cyclone IV GX ダイの左側では、4つのトランシーバ・チャネルで構成されるクワッドを最大2 つ、8チャネルのトランシーバを搭載します。各トランシーバ・クワッドの上部と下部には、トランシーバまたは FPGA ファブリック（トランシーバで使用しない場合）で使用できる多目的 PLL (MPLL)があります。
両方のアーキテクチャには、高効率のインタコネクトおよび低スキュー・クロック・ネットワークがクロック信号およびデータ信号のために、ロジック構造の間に接続を提供します。図 1. Cyclone IV FPGA の主なアーキテクチャの特長
| 特長 | 接続性 |
関連リンク
- 詳しくは、Cyclone IV ハンドブック をダウンロードしてください。
