アルテラの Arria® V FPGA は、最大 10.3125 Gbps トランシーバを必要とするアプリケーションにおいて最も低い消費電力のソリューションを提供します。Arria V FPGA の低消費電力は、28nm Low-Power (28LP) プロセス技術の採用、ゲート・キャパシタンスの低減、消費電力に最適化されたトランシーバ・アーキテクチャ、そしてより多くのハード IP を搭載することにより実現しています。この組み合わせにより、Arria V FPGA は最も低い消費電力で低コストと高性能を兼ね備えたFPGA ファミリとなっています。
消費電力は、以下のツールや資料により今すぐ見積もることができます。
- 「PowerPlay Early Power Estimators (EPE) and Power Analyzer」 の Arria II GX、Arria II GZ、および Arria V PowerPlay Early Power Estimator
- Arria V デバイス・ハンドブック (英語版・PDF)
- Arria V ピン接続ガイドライン (英語版・PDF)
ミッドレンジ製品で最も低いトータル消費電力を実現
Arria V FPGA は、ミッドレンジ市場のニーズに合わせて最も低いスタティック消費電力、内蔵トランシーバ、およびダイナミック消費電力削減に向けて設計された優れたファブリックを提供するために、28LP プロセスを採用しています。その結果、ミッドレンジ・アプリケーションに最適な消費電力、性能、価格のバランスを実現しています。Arria V FPGA は、ザイリンクス社 の最も低い消費電力 0.9V 製品 (-2L) である Kintex-7 および Virtex-7 FPGA と比較して、トータル消費電力、スタティック消費電力、およびトランシーバ消費電力のいずれにおいても優れています。唯一の例外として、I/O 数が多く、トランシーバ数が少ないデザインでは逆転もありますが、その場合は最も低消費電力な Cyclone® V FPGA を使用しデザインすることでより良い結果が得られます。
図 1 は、実デザイン例における Arria V FPGA と Xilinx 7-Series FPGA の消費電力をモデル化したものです(ジャンクション温度85℃)。消費電力の見積りは、Arria V FPGA PowerPlay EPE スプレッドシートを使用して行えます。 (デザイン例およびEPEスプレッドシートは、Arria V FPGA Power Wiki からダウンロード可能)
図 1 ： Arria V FPGA のアプリケーション別トータル消費電力の比較
図 2 は、放送／スタジオ・アプリケーションにおける、1.0V （標準製品）から 0.9V （ローパワー版製品）の Kintex-7 FPGA の消費電力と Arria V FPGA のトータル消費電力を比較した、さらなる詳細を示します。この比較にみられるよう、Arria V デバイスは、競合のローパワー版製品と比べた場合においてさえも、さらに低い消費電力を示します。
図2: 16入力、8チャンネルのオーディオ／ビデオ (A/V) スイッチャを使用した、1.0V から 0.9V 競合FPGAと比較した、Arria V FPGA のトータル消費電力
ミッドレンジ製品で最も低いスタティック消費電力を実現
Arria V FPGA は、28LP プロセスの採用に加え、低スレッショルド電圧 (VT) トランジスタと高スレッショルド電圧トランジスタの最適な組み合わせにより、ティピカルまたはワーストケースにおいて Xilinx Kintex-7 FPGA の実に半分以下という、ミッドレンジ FPGA の中で最も低いスタティック消費電力を実現しています (図 3 参照)。
図 3 ：Arria V FPGA と競合 FPGA のスタティック消費電力の比較
ミッドレンジ製品で最も低いトランシーバ消費電力を実現
Arria V FPGA は、ミッドレンジ FPGA の中で最も低い消費電力のシリアル・トランシーバを内蔵しています。Arria V FPGA のトランシーバ・チャネルのトータル消費電力は、3.125 Gbps で 80 mW 未満、6.375 Gbps で 100 mW 未満、10.3125 Gbps でも 130 mW 未満にすぎません。これは、競合 28nm FPGA の 半分から 3 分の 1 に相当します (図 4 参照)。
図 4 ：Arria V FPGA のチャネルあたりのトランシーバ消費電力
業界最高の電力効率を備えたトランシーバにより、最大 36 トランシーバ・チャネルまでのトランシーバを多用するデザインでも、消費電力バジェットの範囲内に容易に収めることができます。加えて、未使用のトランシーバはすべてシャットダウンできるため、消費電力を徹底的に抑制することも可能です。
さらに、新しいマルチポート・メモリ・コントローラ・ハード IP ブロックと PCI Express® (PCIe®) ハード IP ブロックにより、ソフト・ロジック実装時と比較して消費電力を 50% 以上削減します。これらのブロックも、未使用時には FPGA 内のフラクショナル PLL (fPLL) と共にシャットダウンできるため、トータル消費電力をさらに削減できます。
Arria V FPGA は、すべてのエリアにわたる消費電力の低減により、前世代製品と比較して 40% の低消費電力化を実現しています (図 5 参照)。
図 5 ： Arria V FPGA と Arria II FPGA の消費電力の比較
正確な消費電力の見積りおよび解析
アルテラは、業界で最も正確かつ完全な消費電力管理設計ツールにより、デザイン・コンセプトから実装に至るまで消費電力の見積りおよび解析を容易にします。アルテラは以下の消費電力見積りおよび解析リソースを提供します。
設計時、デザイン・コンセプト段階では PowerPlay Early Power Estimator (EPE) を使用し、デザイン実装段階では PowerPlay Power Analyzer を使用することができます。PowerPlay EPEは、デバイスおよびパッケージの選択、動作条件、およびデバイス使用率に基づき、早期における消費電力の解析を可能にするスプレッドシート・ベースの解析ツールです。PowerPlay EPEの消費電力モデルは、シリコンとの相関が取れているため、デザインの消費電力の正確な見積りが可能です。
PowerPlay Power Analyzer は、実デザインの配置配線およびロジック・コンフィギュレーションを使用するだけでなく、シミュレーションデータを利用して正確にダイナミック消費電力を見積もることができる、はるかに詳細な消費電力解析ツールです。Power Analyzer は、正確なデザイン情報を入力することにより、通常±10% 精度の見積り値を提供できます。Quartus II ソフトウェア PowerPlay パワー・モデルは、回路あたり 5,000 以上のテスト構成に基づく実際のシリコン測定値との相関が取れています。
デザイン・プロセスを通して、消費電力管理リソース・センターでは、消費電力、熱管理、そして電源管理のための有益な情報を提供します。
Quartus II ソフトウェアによる消費電力の最適化
デザイン実装の詳細設定により、性能の向上、エリアの低減、および消費電力の削減を達成できます。従来、性能とエリアのトレード・オフは、RTLから配置配線までのデザイン・フロー内で自動化されてきました。アルテラは消費電力最適化機能をデザイン・フローに取り入れるなど業界をリードしてきました。Quartus II ソフトウェアの PowerPlay 最適化ツールは、Arria V FPGA アーキテクチャの機能を自動的に最適化して消費電力をさらに低減します。消費電力の最適化機能を有効にした場合、トータル消費電力を最大 10% 低減することが可能です。
Quartus II 開発ソフトウェアは以下に示すような、FPGA アーキテクチャの細部まで最適化して消費電力を最小化する、ユーザーには見えない多数の自動消費電力最適化機能を備えています。
- 主要な機能ブロックのトランスフォーム
- 消費電力を削減するユーザー RAM のマッピング
- ダイナミック消費電力を削減するためのロジックの再構築
- ロジック入力を適切に選択し、トグル率の高いネットのキャパシタンスを最小化
- コア・ロジック面積の削減および配線の最適化で配線におけるダイナミック消費電力を削減
- 配置の変更によるクロック消費電力の削減
