アルテラのコストに最適化された Arria II FPGA は、最大 6.375Gbps トランシーバ内蔵 FPGAにおいて、もっとも低い消費電力を実現します。Arria II FPGA は、40nm プロセス・ノードを使用して構築されており、ミッドレンジのカテゴリーにおいて、より高い利便性と設計効率を提供します。
アルテラは革新的なアーキテクチャ機能と 0.9V で動作する 40nm プロセス・テクノロジを融合することによって、FPGA の消費電力においてリーダーシップを確立しています。
競合の FPGA と比較して、Arria II FPGA は半分以下のトータル消費電力を実現しています（図 1 参照）。
図 1. Arria II FPGA と競合デバイスとの比較
シリコンおよびアーキテクチャの最適化
0.9V コア電圧で動作する Arria II FPGA は、競合のテクノロジと比較して、大幅な消費電力削減を実現します。Arria II FPGA に採用されているテクノロジには、複数しきい値のトランジスタ、可変ゲート長トランジスタ、低誘電率（Low-k）誘電体、トリプル・ゲート酸化膜（TGO）、超薄膜ゲート酸化膜、およびひずみシリコンなどがあります。これらのプロセスおよび回路テクノロジについて詳しくは、40nm プロセスにおける消費電力管理および利点ホワイトペーパー (PDF) を参照してください。
正確な消費電力の見積もりおよび解析
アルテラは、業界で最も正確かつ完全な消費電力管理設計ツールで、デザイン・コンセプトから実装に至るまで消費電力の見積もりおよび解析をサポートします。 アルテラは以下の消費電力見積りおよび解析リソースを提供します。
設計時において、デザイン・コンセプト段階では PowerPlay Early Power Estimator (EPE) を使用し、デザインの実装段階では PowerPlay Power Analyzer を使用することができます。PowerPlay EPEは、デバイスおよびパッケージの選択、動作条件、およびデバイス使用率に基づき、早期の消費電力解析を可能にするスプレッドシート・ベースの解析ツールです。PowerPlay EPEの消費電力モデルは、シリコンとの相関が取れているため、消費電力の見積り精度を保障します。
PowerPlay Power Analyzer は、実デザインの配置配線およびロジック・コンフィギュレーションを使用するだけでなく、シミュレーションされた波形を利用して非常に正確にダイナミック消費電力を見積ることができる、はるかに詳細な消費電力解析ツールです。Power Analyzer は、正確なデザイン情報を入力することにより、通常±10% 精度の見積もり値を提供できます。Quartus II PowerPlay パワー・モデルは、実際のシリコン測定値との相関が取れています。アルテラは、5,000 以上のさまざまなテスト構成を使用して Arria II デバイス内の各回路構成の消費電力を測定します。それぞれの構成は、特定のモードにおいて FPGA の単一回路構成を測定します。
デザイン・プロセスを通して、消費電力管理リソース・センターでは、消費電力、熱管理、そして電源電圧管理のための有益な情報を提供します。
Quartus II ソフトウェアによる消費電力の最適化
デザイン実装の詳細設定により、性能の向上、エリアの節約、および消費電力の削減を達成できます。従来、性能と面積のトレード・オフは、RTL （レジスタ転送レベル）から配置配線までのデザイン・フロー内で自動化されてきました。アルテラは消費電力最適化機能をデザイン・フローに取り入れています。Quartus II PowerPlay 最適化ツールは自動的に、Arria II アーキテクチャ機能を使用して、消費電力をさらに低減し、Arria GX デバイスと比較して最大 25% 低いダイナミック消費電力を実現します。Arria II ファミリでのシリコンおよびアーキテクチャの最適化によって得られるものと合わせると、90nm ベースの Arria GX FPGA と比較して 50% 以上の消費電力が削減されます。
Quartus II ソフトウェアは以下に示すような、FPGA アーキテクチャの細部まで最適に使用して消費電力を最小化する、ユーザーには見えない多数の自動消費電力最適化機能を備えています。
- 主要機能ブロックの変換
- 消費電力を削減するユーザー RAM のマッピング
- ダイナミック消費電力を削減するためのロジックの再構築
- ロジック入力を適切に選択し、トグル率の高いネットのキャパシタンスを最小化
- コア・ロジック面積の削減および配線の最適化で配線におけるダイナミック消費電力を削減
- 配置の変更によってクロック消費電力を削減
