Arria® II はアルテラが提供する、低消費電力でコストの最適化を実現したトランシーバ内蔵の40nm FPGAであり、ハイエンド Stratix® IV FPGA ファミリと同じアーキテクチャ上の利点の多くを活用しています。これにより、優れたロジック使用率を達成し、容易にタイミングを満たし、システムの消費電力要件を緩和することができます。
Arria II FPGA は、コスト最適化トランシーバや IO、専用 PCIe® ブロックなどの機能と組み合わせることにより、ワイヤレス、ワイヤライン、放送機器などの市場を含む多くのアプリケーションの要件を満たします。図1は、Arria II GX および Arria II GZ デバイスの特長を示します。
図 1. Arria II GX および Arria II GZ の特長
コア・アーキテクチャ
SERDES トランシーバ
DSP ブロック
リモート・システム・アップグレード
デザイン・セキュリティ機能
外部メモリ・インタフェース
コア・アーキテクチャ
Arria II FPGA のコア・ファブリックは、アダプティブ・ロジック・モジュール（ALM）として知られる革新的なロジック・ユニットで構築されています。各 ALM は、8入力ルック・アップ・テーブル（LUT）と、2個のレジスタおよび 2 個の 3入力加算器で構成されています。ALM は、MultiTrack インタコネクト・アーキテクチャを利用して配線されており、デザインは Arria II FPGA 上のリソースを効率的に使用し、より簡単にタイミングを満たすことができます。Quartus® II 開発ソフトウェアは、この最先端のアーキテクチャを統合し、性能、効率、消費電力、および面積について最適化します（ロジック容量の増加、およびロジック浪費の減少）。
さらに、Arria II FPGA のコア・ファブリックにより、ALM を分散メモリとして使用することもできます。10個の ALM で構成されるロジック・アレイ・ブロック（LAB）の半分を MLAB と呼ばれる小さなメモリとして構成し、小規模 FIFO バッファなど機能を実装できます。Arria II FPGA はさらに、多数の汎用 M9K ブロックと M144K ブロック（GZのみ） も提供し、パケット処理やビデオ・データ・バッファリングなどのアプリケーション向けにより大規模なメモリを提供します。
より低いコア電圧(0.9V)の採用以外に、Arria II FPGA のアーキテクチャは、厳しい熱環境においても動作し、かつ全体の消費電力を削減することができるように設計されています。
トランシーバ
Arria II トランシーバは、使いやすく、消費電力が低く、最大 6.375 Gbps の動作速度のバックプレーン・アプリケーションとチップ間アプリケーションの両方に対して優れたシグナル・インテグリティを備えています。これらのトランシーバは、PCI Express®、ギガビット・イーサネット、XAUI、Serial RapidIO®、CPRI 6.0、Interlaken、GPON、SDI などの多数のプロトコルをサポートします。Arria II トランシーバは、PCI Express Gen1 および PCI Express Gen2 (GZのみ) ハード IP ブロック、プログラマブル・プリエンファシス、およびイコライゼーション、診断機能などを備えています。
DSP ブロック
Arria II FPGA は、ビデオおよび画像処理、高速デジタル通信、およびその他の高性能 DSP （デジタル信号処理） アプリケーションに最適です。各 DSP ブロックは、8個の 18 x 18 マルチプライヤに加え、一般的な DSP アルゴリズムでよく要求されるレジスタ、加算器、減算器、アキュムレータ、サメーション・ユニット・ファンクションを提供します。DSP ブロックは、完全な可変ビット幅および各種丸めモードと飽和モードをサポートし、アプリケーションの厳密な要件を効率的に満たします。
リモート・システム・アップグレード
コンフィギュレーション・デバイスが許容する限り多くのデザインを格納できるため、システム・コストが大幅に低減されます。大規模な FPGA を使用して複数のタスクを実行する代わりに、小規模 Arria II デバイスを使って、異なるイメージの中から一度に 1つのタスクを実行することができます。システムは、大容量な コンフィギュレーション・デバイスに保存された複数のイメージから適切なイメージを選択することができます。フラッシュ・デバイスは FPGA よりもはるかに安価なため、リモート・システム・アップグレード機能を使用すると大幅にコストを 削減 できます。
Arria II FPGA に内蔵した 専用回路は 、データ転送の最中またはデバイス・コンフィギュレーションの最中にエラーが発生しても、デバイスは常に既知の状態に復帰して正しく動作するため、「常時稼動」機能が保証されます。エラー情報はコントローラにも供給されます。
デザイン・セキュリティ機能
コンフィギュレーション・プログラミング・ファイル 伝送中 の 傍受 を防止し、デザイン・セキュリティを提供するために、Arria II デバイスは、高度暗号化規格(Advanced Encryption Standard、略称：AES）、およびコンフィギュレーション・ビットストリーム暗号化用の 256 ビット・キーを使用します。Arria II FPGA は、揮発性および不揮発性セキュリティ・キー・ストレージを提供します。揮発性セキュリティ・キー・ストレージと不揮発性セキュリティ・キー・ストレージを比較した場合、前者は柔軟性が高く、後者は実用的です。表 1 に、揮発性および不揮発性キー・ストレージの比較を示します。
| 表1. 揮発性および不揮発性キーの比較 | ||
| 説明 | 揮発性キー | 不揮発性キー |
|---|---|---|
| キーの長さ | 256 ビット | 256 ビット |
| キーのプログラマビリティ | 再プログラム可能かつ消去可能なキー | ワンタイム・プログラマブル・キー |
| 外部バッテリ | 必須 | 不要 |
| キーのプログラミングの方法 | オンボード | オンボードおよびオフボードの両方 |
| デザインの保護 | 複製およびリバース・エンジニアリングに対するセキュリティ保護 | 複製、リバース・エンジニアリング、および改ざんに対するセキュリティ保護 |
外部メモリ・インタフェース
Arria II FPGA は、DDR2、DDR3 SRAMおよび QDRII SRAM など、広範な外部メモリ・インタフェースをサポートしています。これらのメモリ規格のすべてが 、altmemphy メガファンクションとして提供されるアルテラのセルフ・キャリブレート・データパスによりサポートされており、このデータパスはプロセス特性による影響を除去し、電圧と温度の変動を補償することで、より高いデータ・レートを達成し、より迅速にタイミングをミートすることが可能です 。
