Arria® II FPGA は、特にネットワーキングやアクセス装置などの量産アプリケーションにおいて、ワイヤライン・アプリケーションの高度な要求に適合します。
Arria II FPGA は 6.375 Gbps トランシーバ、400 MHz 外部メモリ・インタフェース、40nm ロジック・ファブリックを組み合わせて、通信システム・ソリューションを構築するための低コストおよび低消費電力のプラットフォームを提供します。
使いやすい Quartus® II 開発ソフトウェアと SOPC Builder IP (intellectual property) 統合ツールを使用して、以下を対象にした Arria II FPGA によるソリューションを迅速に開発することができます。
- IP-DSLAM ライン・カード
- GPONおよびEPON ライン・カード
- GPON MDU
- イーサネットと SONET のアグリゲーション
- RXAUI
- Interlaken
表 1 に Arria II ワイヤライン・アプリケーションの最も重要な利点をいくつか示します。
| 表 1. Arria II FPGA のワイヤライン・アプリケーションにおける主な利点 | |
| 機能 | 利点 |
|---|---|
| 内蔵 6.375 Gbps トランシーバ |
|
| 400MHz DDR2 および DDR3 メモリ・インタフェース |
|
| 40nm ALM ロジック・ファブリックおよび Quartus II 開発ソフトウェア |
|
図 1 に示すとおり、DSL ライン・カードでの L2-L3 パケット処理、パケット処理、および GPON または EPON ライン・カードでのトラフィック管理、そしてシステム内のさまざまなポイントでのコントロール処理、パケット・コプロセッシング、および MAC ファンクションなど、代表的な MSAN (Multi-Service Access Node) における多くの機能に Arria II FPGA を使用することができます。Arria II FPGA における最大 6.375 Gbps のバックプレーン信号通信のサポートを備えた内蔵トランシーバにより、少ない部品点数、低消費電力、および低システム・コストで必要な接続性を実現することができます。
図 1. マルチサービス・アクセス・ノード・アーキテクチャ例
いち早く市場に参入し、そしてコストを低減するのを支援するために、アルテラでは表 2 に示すデザイン・リソースを提供しています。
| 表 2. ワイヤライン・デザイン・リソース | ||
| カテゴリ | リソース | 説明 |
|---|---|---|
| 開発キット・リソース | ||
|
|
Arria II 開発キット | Arria II GX 開発キット (3G & 6G エディション)は、汎用性に優れた開発プラットフォームを提供し、Arria II GX デバイスの評価を可能にします。一体型 ボード上のPCIe x8 コネクタとドータカードにより、バックプレーンと共に Arria II GX 開発キットを使用することができます。 |
| ソフトウェアおよび IP (Intellectual Property) リソース | ||
|
|
リファレンス・デザイン | アルテラはデザインを即座にスタートできる豊富なリファレンス・デザインを提供しています。リファレンス・デザイン（10Gb イーサネット用デザインおよび複数の PCI Express デザインを含む）に加えて、パケット処理アプリケーションに対応する他のツールおよびサービスも提供しています。詳しくは、アルテラの販売代理店にお問い合わせください。 |
| MegaCore® IP、パートナー IP & SOPC Builder IP 統合ツール | トリプル・スピード・イーサネット MAC、POS-PHY L4、SONET/SDH マッパおよびフレーマなど、さまざまな有用なファンクションのために、アルテラおよびパートナーが提供する IP (intellectual property) コアのライブラリです。SOPC Builder ツールは、複数の IP ブロックを統合して、簡単にシステム・ソリューションを作成します。 | |
| Nios® II エンベデッド・プロセッサ | 使いやすい開発ツールや FPGA 開発キットのポートフォリオによってサポートされる、世界で最も汎用性に優れたエンベデッド・プロセッサです。 | |
