課題
3G や LTE (Long Term Evolution) などの新しいワイヤレス規格は、デジタル信号処理 (DSP) の要求が増えると同時に、全体的なシステム・コストの削減を求められています。通常遠隔地にある装置の運用および保守費用は厳しいエネルギー消費要件が課されます。また、装置は熱的に厳しい環境に置かれることが多いものの、信頼性面の不安が存在するためファンなどの能動冷却ソリューションの使用は禁じられています。
ソリューション
アルテラはワイヤレス・インフラストラクチャのシステム設計者が直面している特有の課題を理解しています。Arria® II FPGA は、最新のワイヤレス・インフラストラクチャ・デザインに必要な処理帯域幅、予測可能なレイテンシ、低消費電力、および柔軟性を提供します。革新的なトランシーバ機能と豊富なリファレンス・デザインや開発キットにより、ワイヤレス・システムのデザイン開発が加速されます。
表 1 にワイヤレス・システム・アプリケーションのデザインにおいて Arria II FPGA が提供する利点を示します。
| 表 1. Arria II FPGA のワイヤレス・システム・アプリケーションにおける主な利点 | |
| 機能 | 利点 |
|---|---|
| 予測可能なレイテンシを備えた 6.375 Gbps トランシーバ | CPRI および OBSAI の両方の仕様で要求される予測可能なレイテンシを備えた最大 6.144 Gbps の CPRI および OBSAI ライン・レートをサポートします。 |
| 低消費電力 |
Arria II FPGAは、6G アプリケーションにおいてもっとも低い消費電力を実現し、競合のトランシーバ・ベースの FPGA ソリューションよりも最大 20% 低消費電力です。 |
| すべての集積度での豊富なメモリ | 最大 16.4M ビットのオンチップ・メモリ |
| デジタル信号処理（DSP）ブロック | 先進の DSP ブロックには、DSP処理が多用とするアルゴリズム向けの最大 1,040 個のエンベデッド 18 x 18ビット乗算器が含まれます。 |
| Nios® II エンベデッド・ソフト・プロセッサ | イーサネット・パケット処理またはワイヤレス・システムでの DPD (digital predistortion) 係数のアップデートに最適な、世界で最も汎用性に優れたエンベデッド・ソフト・プロセッサです。 |
| インダストリアル温度サポート | -40～100℃の過酷な動作環境をサポートします。 |
代表的なRRH (Remote Radio Head)の実装
チャネル帯域幅が最大 20 MHz まで拡大し、マルチ・セクタ、マルチ・アンテナ MIMO (multiple-input multiple-output) コンフィギュレーションの要求、RF カード・ファンクションの実装のために、高性能で消費電力効率の高いスケーラブルなシリコン・プラットフォームが必要になります。デジタル・アップコンバータ (DUC)、デジタル・ダウンコンバータ (DDC)、クレスト・ファクタ・リダクション (CFR)、DPD ブロックなどのサンプル・レート・コンバータ (SRC) ブロックを効率よく FPGA に実装できます。
図 1 に Arria II GX FPGA ベースの実装を示します。この実装は、処理要件をコスト効率よく対応できるだけでなく、イン・フィールド・プログラマビリティのサポートを通じて、将来にも対応できる柔軟性を提供します。
図 1. FPGA ベースの RF カード機能の実装
注:
- O&M = operation and maintenance （オペレーションおよびメンテナンス）
- CPRI = Common Public Radio Interface （コモン・パブリック・ラジオ・インタフェース）
- OBSAI = Open Base Station Standard Initiative （オープン・ベースステーション・スタンダード・イニシアチブ）
リソース
| 表 2. デザイン・リソース | ||
| カテゴリー | リソース | 説明 |
|---|---|---|
| 開発キット・リソース | ||
 |
Arria II 開発キット | アルテラとパートナーは、Arria II FPGA デザインをすぐに開始することができる開発キット・ポートフォリオを提供します。各キットには、Arria II FPGA で評価および設計を行うために必要なすべてのものが付属しています。 |
| ソフトウェアおよび IP リソース | ||
 |
DSP Builder | アルテラの DSP Builder テクノロジにより、業界標準の The MathWorks/Simulink ツールを使用して、システム定義/シミュレーションから FPGA システム実装までわずか数分で完了することができます。 |
| CPRI IP | Radiocomp社の CPRI IP (intellectual property) コアで、REC (radio equipment controller) インタフェースと RE (radio equipment) インタフェースの両方を迅速かつ柔軟に実現できます。 | |
| OBSAI IP | Radiocomp社の OBSAI IP で、ベース・トランシーバ・ステーション・インタフェースおよび RRH (Remote Radio Head) インタフェースの両方を迅速かつ柔軟に実現できます。 | |
| Nios II エンベデッド・プロセッサ | 使いやすい開発ツールおよび多数の FPGA 開発キットにサポートされる世界で最も汎用性に優れたプロセッサです。 | |
| メモリ・コントローラ | DDR、DDR2、DDR3、およびその他の主流の外部メモリ・デバイス・インタフェース向けのアルテラおよびパートナーが提供するメモリ・コントローラ IP です。 | |
| AMPPSM パートナー | ワイヤレス・インフラストラクチャ・アプリケーション向けの IP および開発ソリューションを提供しているAMPP(Altera Megafunctions Partner Program)パートナーです。 | |
| アプリケーション・ノートおよびリファレンス・デザイン | ||
 |
クレスト・ファクタの低減 | OFDM システムの CFR アルゴリズムをアルテラ FPGA に効率的に実装できる方法を示します。 |
| AN 544: Digital IF Modem Design with the DSP Builder Advanced Blockset (PDF) | トランスミッタの DUC および無線周波数 (RF) カードとリモート無線ヘッド・アプリケーション用 DDC の設計について説明しています。 | |
