MAX II デバイス・ファミリの概要

MAX® II CPLD ファミリは、画期的な新CPLD アーキテクチャをベースにしている不揮発性、インスタント・オンプログラマブル・ロジック・ファミリです。この新しいアーキテクチャは、システムの消費電力、スペース、そしてコストの低減を可能にします。

• MAX II デバイス・ファミリ (MAX II、MAX IIG、MAX IIZ)
• パッケージ および I/O
• スピード・グレード
• 機能 
• Q & A 

アルテラの FPGA 製品で実現する LUT (look-up table) ベースのアーキテクチャにおけるノウハウを活用しつつ、アルテラの MAX II CPLD の様々な利点を組み合わせることで、システム・コストや消費電力の低減を可能にします。LUT (look-up table) ベースのアーキテクチャは、IOパッド数に対して最適化された小さなスペースの中で最大限のロジック容量を提供します。

MAX II CPLD は、これまで前世代の FPGA、ASSP、および標準ロジック・デバイスに実装されていた多数のアプリケーションで使用可能です。

表 1 に MAX II デバイス・ファミリのメンバーと特長の概要を示します。

注:

1. MAX IIZ CPLD は、出荷を開始しています。納期に関しては、販売代理店までお問い合わせください。

ページ・トップへ

0.18-μm の 6 層メタル・フラッシュ・プロセスをベースにし、MAX II CPLD ファミリは 携帯電話やスマート・フォン等の、汎用・低集積度ロジック・アプリケーションをターゲットとしています。MAX II CPLD は、インタフェース・ブリッジング、I/O 拡張、デバイス・コンフィギュレーション、パワーアップ・シーケンスなどの汎用・低集積度ロジック・アプリケーションにおいて理想的なデバイスです。表 2 に MAX II デバイスのパッケージと I/O ピン数の概要を示します。

注:

1. すべてのパッケージは異なる集積度でのパッケージ互換をサポートします。
2. パッケージは、鉛フリー品のみを提供します。
3. BGA: ボール・グリッド・アレイ (0.5-mm ピッチ )
4. BGA (1.0-mm ピッチ)

ページ・トップへ

表 3では、MAX II CPLD のスピード・グレードを示します。

表 3. MAX II のスピード・グレード
デバイス	スピード・グレード
	-3	-4	-5	-6	-7	-8
EPM240, EPM240G				-	-	-
EPM240Z	-	-	-
EPM570, EPM570G				-	-	-
EPM570Z	-	-	-
EPM1270, EPM1270G				-	-	-
EPM2210, EPM2210G				-	-	-

ページ・トップへ

表4では、MAX II CPLD のサポートする工業用温度範囲を示します。

機能

低コスト MAX II CPLD で提供するアーキテクチャおよびボード管理に関する機能 （表5 参照） により使いやすさやシステム統合をさらに向上します。

注:

1. TQFP: 薄型クワッド・フラット・パック
2. FBGA: FineLine BGA 
3. MBGA: Micro FineLine BGA