ASSP とマイクロコントローラのベンダがサポートするバス・プロトコル・システムの数が増加するにつれ、インタフェース間の変換が問題になりつつあり、安価で使いやすいソリューションが求められています。MAX® II デバイスは、バス・プロトコル間の変換を最も低コストで提供するため、電圧レベル・シフト（3.3 V 入力から 1.8 V 出力など）、バス変換アプリケーション（独自の言語から業界標準言語への変換など）、マルチポイント・バス・ブリッジ、シリアル-パラレル/パラレル-シリアル・バス変換、暗号化（MAX II デバイスによる暗号化または非暗号化）などのインタフェース・ブリッジ・アプリケーションをサポートするように設計されています。
表 1 に、インタフェース・ブリッジ・アプリケーションをサポートする MAX II デバイスのいくつかの機能を示します。
|
表 1. MAX II アプリケーション・ソリューション: インタフェース・ブリッジ | |
|
MAX II の特長 |
利点 |
| I/O ピンあたり最低のコスト |
現在のバス幅の要件では、より多くの I/O 数が必要になります。MAX II デバイスは、CPLD 市場で I/O ピンあたり最も低コストのソリューションを提供します。 |
|
PCI 準拠 |
MAX II デバイスは 66 MHz の 3.3 V PCI に完全準拠しているので、業界で最も一般的なバス・システムの 1 つである PCI バスに直接接続できます。 |
|
複数の I/O バンクで複数の I/O 電圧をサポートします。MAX II デバイスでは、広範な I/O 要件に対応するため、プログラマブルなドライブ強度、シュミット・トリガ、およびピンごとの出力イネーブル (OE) がすべて使用できます。 | |
|
ピン配置を固定した |
MAX II デバイスのピン配置はバス・レイアウトの要件に応じて変更できます。MAX II デバイスは、（マクロセルと I/O の直接接続がないため）ピン配置がロックされている場合でも、高性能と柔軟な配線を実現します。 |
|
リプログラマビリティ |
CPLD は、カスタム・インタフェースを必要とするバス・ブリッジに関する多くのシステム固有の問題を解決する唯一の完全なソリューションを提供します。 |
図 1 に、MAX II デバイスがボード間でどのように PCI ブリッジを実装するかを示します。ボードは、ケーブルによって、またはバックプレーン・コンフィギュレーション中に物理的に分離できます。MAX II デバイスを他のバス・システムのリピータとして使用し、バスの強度を増強し、ブリッジでサポートできるデバイス数を増やすことも可能です。
このアプリケーションでは、MAX II デバイスによってホスト PCI バス・システムにオプションのアドオン・ボードを追加できます。 最も大きい 2個の MAX II デバイスが PCI 準拠で、66 MHz の 32 ビット PCI ターゲットとして 3.3V PCI バスに追加できます。 高集積度の MAX II デバイスにより、より複雑なバス・アプリケーション（PCI ターゲット・ファンクションなど）を非常に低いコストでサポートできます。図 1. MAX II デバイスを使用した際のPCI バス・ブリッジ
図 2 に、MAX II デバイスがクロスポイント・スイッチとしてどのように機能するかを示します。クロスポイント・スイッチは、マルチポイント接続を可能にするため多くのアプリケーションで使用されています。このアプリケーションではプログラマブル・ロジックを使用することにより、特定のデザインの要件に柔軟に対応できます。このアプリケーションでは、MAX II デバイスのロジックは、3つの主要ブロックに分かれます。
- 任意の入力から出力への接続を可能にするスイッチ・マトリックス
- 動作中に接続のリコンフィギュレーションを行うためのコンフィギュレーション・レジスタ
- コンフィギュレーションの出力アドレスをデコードするためのアドレス・デコーダ
インタフェース・ブリッジでは、バス・インタフェースをサポートするために多数の I/O ピンが必要ですが、多数のロジックは必要ありません。MAX II デバイスは I/O ピンあたりのコストが最も低いので、このアプリケーションでは大幅な低コスト化を実現できます。
図 2. MAX II デバイスを使用した際のマルチポイント接続
アルテラでは、インタフェース・ブリッジ機能を実装するために簡単に使用できる数多くのデザイン例を提供しています。詳細は、MAX II & MAX デバイスのデザイン例 のページをご覧ください。
