低価格で低消費電力、新性能という特徴を兼ね備えたアルテラの MAX V CPLD は、最高水準の市場価値(バリュー)を提供します。実績のある不揮発性アーキテクチャと業界最大レベルの集積度を備える MAX V は、競合 CPLD よりトータル消費電力を最大50%低減しつつ、優れた新機能を実現します。
MAX V デバイスは、次のような幅広いマーケット・セグメントやアプリケーション向けの汎用および消費電力重視のデザインに最適です。
| エンド・マーケット | デザイン・アプリケーション |
|---|---|
| ワイヤライン / ワイヤレス | I/O 拡張 |
| 産業機器 / 軍用 | インタフェース・ブリッジ（電圧や I/O 規格が異なるインタフェース間） |
| コンシューマ | 消費電力の管理、シーケンス制御、および監視 |
| コンピュータ＆ストレージ | コンフィギュレーション制御（FPGA、フラッシュ・メモリなど） |
| 放送機器 | 初期化制御（DSP、プロセッサなど） |
| オートモーティブ | アナログ制御（PWM による） |
最高の価値を提供する CPLD
MAX V アーキテクチャは、フラッシュ、RAM、オシレータ、PLL（Phase-Locked Loop）など、従来は外部機能であったコンポーネントを集積できます。そのため、MAX V デバイスをデザインに統合することによって、システム全体のコストを削減できます。MAX V CPLD は、面積あたりの I/O ピン数とロジック数において、同価格帯の多くの競合製品を凌いでいます。、低コストおよびグリーン・パッケージ技術を採用し、最小20 mm2 の小型パッケージを実現しています。
トータル消費電力を低減
MAX V CPLD は、同等集積度の競合 CPLD の半分程度のトータル消費電力で堅牢な先進機能を実現しています。
- わずか 45 uW の低いスタティック消費電力でバッテリ寿命を延長
- 単一電源（Vccコア電圧）で駆動できるため BOM（部品） コストの削減も可能
信頼のある低コスト・ウェハ製造プロセスで製造される MAX V CPLD は、実証済みのアーキテクチャを採用すると同時に、次のような堅牢な機能を提供します。
- デジタル PLL（DPLL）：周波数逓倍または位相シフトを必要とするデザインを柔軟に実装可能
- LE RAM：使用しないロジックをメモリに転用可能
- イン・システム・プログラミング（ISP）：動作中のデバイスに対してプログラミングが行えるため、システム全体の動作に影響を与えずにインフィールドでのアップデートが可能
- ユーザー・フラッシュ・メモリ(UFM)：重要なシステム情報を不揮発性メモリに記憶できるエンベデッド・フラッシュ・メモリ
使いやすい開発ソフトウェア
MAX V CPLD は、Quartus® II 開発ソフトウェア v10.1 からサポートされています。v10.1 では一層の生産性向上が図られており、より迅速なシミュレーション、ボード立ち上げ、タイミング・クロージャが可能です。また、このソフトウェア・リリースには新たしいシステム・レベル統合ツール「Qsys」（Beta版）も付属しています。Qsys は、従来の SOPC Builder に比べ、2 倍近い性能向上を実現したほか、より高い抽象化レベルでの設計が可能になっています。
