HardCopy® システム開発メソドロジでは、高性能な Stratix® IV FPGA を使用し、極めて短時間でシームレスに HardCopy IV ASIC のプロトタイプを作成することができます。高性能が必要なアプリケーションでは、HardCopy IV ASIC は FPGA プロトタイプの最大 2倍のコア・ロジック性能を供給することができます。
性能の向上は、以下の理由によるものです。
- FPGA よりもダイがはるかに小さく、配線が短い
- 特定の組み合わせロジック・パスに対するロジック段数が少ない
- HCell マクロの配置の柔軟性
HardCopy IV ASIC の性能の優位性は、Quartus® II デザイン・ソフトウェアによって更に高められます。タイミング要件を正確に定義および解析するには、SDC 形式のタイミング制約（ASIC とプロトタイプ作成用 FPGA に SDC を 1つずつ）を使用します。フィジカル・シンセシス機能とインクリメンタル・コンパイル機能を使用して、デザイン性能を更に改善することもできます。
FPGA によるプロトタイピングでは、最終シリコンよりも速度を下げてシステムのプロトタイプを作成したとしても、シミュレーションや従来式エミュレーションと比べて検証時に大きな利点が得られます。
たとえば、HardCopy IV ASIC デバイスのクロックが 600 MHz をターゲットとしていて、Stratix IV FPGA プロトタイプが 300 MHｚ で動作している場合、24時間ごとに 26 テラサイクルに近いエミュレーションが行われることになり、他の方式を大幅に上回ります。
