HardCopy III ASIC: ビジネスを成功に導くテクノロジ

HardCopy® III ASIC は第四世代の HardCopy 製品であり、カスタム・ロジックのニーズに応えるリスクの最も低い、トータル・コストを最小に抑えた、最短の 「Time-to-Market」、および 「Time-to-Profit」 ソリューションを提供します。

HardCopy 手法により、HardCopy III ASIC に移行する前でも、Stratix® III FPGA によりシームレスにシステムのプロトタイプを作成して量産に備えることができます。アルテラの HardCopy デザイン・センターは、実証済みターン・キー・プロセスを使用して、低コスト、低消費電力、同一ファンクションのピン互換 HardCopy III デバイスを実装します。この手法は単なる迅速な ASIC 開発手法ではなく、究極のシステム開発メソドロジです。

シームレスなプロトタイピングの実現

Stratix III FPGA ベースのシームレスなプロトタイピングを実現するために、HardCopy III ASIC はゼロから開発されます。最初に、HardCopy III ファミリのベース・メンバーが、Stratix III 互換 I/O モジュール・リングを使用して定義されます。次に、I/O バッファ、クロック・ネットワーク、PLL、およびメモリ・ブロックなどの Stratix III FPGA と同等なハード IP (intellectual property) ブロックがベース・ダイに組み込まれます。残りのダイ領域は実証済みの微細なロジック用セル HCell が敷き詰められます。その結果、システム・ボード上のプロトタイプ作成用の FPGA にシームレスにドロップ・イン・リプレースメント可能な ASIC が実現します。

アルテラの Quartus II 開発ソフトウェア・スイートは、業界で唯一 プロトタイプ FPGA と HardCopy ASIC の両方を同時に提供する 「デザイン・ワンス」 ツールを提供しています。1つのレジスタ・トランスファ・レベル（RTL）、1つの IP セット、そして1つの設計ツールを 2つのデバイス実装に使用するだけでよいのです。

さらなるシステム・インテグレーション

HardCopy III ASIC は強化された機能によってより高度なシステム・インテグレーションを可能にするように構築されています。

• 集積度の向上
• 2.7～7M の ユーザブル ASIC ゲート（I/O、PLL、および ビルトイン・テスト・ロジックは含まない）
• 4.2～16.3 M ビットのオンチップ・メモリ
• 4～12 個の PLL
• Stratix III FPGA プロトタイプより標準で 50% の消費電力削減
• Stratix III デバイス・ファミリは低消費電力で FPGA 業界をリードしています。
• アプリケーションおよびコスト最適化パッケージング
• ワイヤボンド
• 低コスト・フリップ・チップ
• 高性能フリップ・チップ

スタート・ガイド

HardCopy 手法の強みは、Quartus® II 開発ソフトウェア・スイートと FPGA ベースのフロント・エンド・プロトタイピングによるデザイン・プロセスです。最新の Quartus II デザイン・ソフトウェアで、デザインを適切な Stratix III FPGA にターゲットにすることにより、直ちに HardCopy III ASIC デザインを開始することができます。

アルテラのデバイス、ソフトウェア、および IP コア購入についての詳細は、アルテラ販売代理店にお問い合わせください。

販売代理店

関連リンク

• HardCopy シリーズについて
• HardCopy のシステム開発メソドロジ
• HardCopy シリーズの利点
• Stratix III デバイス・ファミリ