RELEASE DATE: 2008年5月8日

プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーであるアルテラ・コーポレーション（本社：米国カリフォルニア州サンノゼ、社長兼CEO：ジョン・デイナ、日本法人： 東京都新宿区、代表取締役社長：日隈 寛和、NASDAQ：ALTR　以下、アルテラ）は米国時間5月5日、「Stratix® III FPGA」のLVDS I/Oによる SGMII （Serial Gigabit Media Independent Interface）規格のサポートを発表しました。

Stratix III のLVDS I/Oは、SGMII規格の厳しいジッタ性能要件を満たす1.25Gbpsのインタフェース速度を提供し、トリプル・スピード・イーサネット（10/100/1000 Mbps）インタフェースを、トランシーバなしでサポートします。Stratix III FPGAは、LDVSピンでギガビット・イーサネットSGMII規格をサポートする業界初のプログラマブル・ロジック・デバイスであり、デバイス当たりより低いコスト、より低い消費電力、より多くのインタフェースを提供します。

Stratix III FPGAでサポートされるSGMII I/Oは、SFP（Small Form-Factor Pluggable）光モジュールを通じて ギガビット・イーサネット・ポートへの接続を可能にします。Stratix III FPGAのLVDSチャネルを使用すると、96ポートSGMIIスイッチなど、ポート数の多いアプリケーションに、多数のギガビット・イーサネット・チャネルを統合することができます。

アルテラのハイエンド・プロダクト・マーケティング担当シニア・ディレクターのデビッド・グリーンフィールド （David Greenfield）は、「Stratix III FPGAは、低消費電力、高性能、および高集積度を組み合わせることで、お客様に大きな価値を提供するべく設計されました。Stratix III のLVDS I/Oが提供する高速なデータ転送速度と優れたジッタ性能は、有線通信アプリケーションに、コスト効率に優れたSGMIIギガビット・イーサネット・インタフェースを提供します」と述べています。

Stratix III FPGAのLVDSチャネルは、優れたジッタ性能、ダイナミック・フェーズ・アライメント（DPA）、およびソフト・クロック・データ・リカバリ（CDR）モードを組み合わせることで、ギガビット・イーサネットSGMIIをサポートします。プログラマブル・ファブリックにIPとして実装されるソフトCDRは、クロックが組み込まれたデータからクロックを抽出することでSGMIIをサポートします。

出荷時期

LVDS I/Oでギガビット・イーサネットSGMII 機能を提供する、アルテラの『Stratix III FPGA』は、現在出荷中です。『Stratix III FPGA』で96ポートSGMII ギガビット・イーサネットを実装する方法を紹介するデモンストレーション・ビデオは、アルテラのWebサイト（www.altera.com/b/stxiii-sgmii-poweropt-videos.html　英語のみ）に掲載されています。アルテラの高集積度・高性能『Stratix III FPGA』と、SGMII へのサポートについての詳細情報は、アルテラのWebサイト（www.altera.com/technology/high_speed/protocols/sgmii/pro-sgmii.html　英語のみ）に掲載されています。

アルテラ・コーポレーションについて

アルテラ・コーポレーションは、プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーです。1983年にシリコンバレーで創業した世界で最初のファブレス企業であり、1988年に NASDAQ に上場しました。PLD、FPGA/CPLD、ASICなど、カスタム・ロジックの分野におけるテクノロジー・リーダーとして高成長を続け、顧客企業のイノベーションに貢献しています。世界各国に拠点を持ち、日本法人である日本アルテラ株式会社は1990年に設立されました。顧客志向のソリューションが高く評価され、日本におけるPLD市場でトップシェアを維持しています。

Altera、The Programmable Solutions Company、アルテラのロゴ、弊社特定デバイスの定義、およびその他の商標ならびにサービス・マークを意味する語彙は、特記されていない限り、すべてアルテラ・コーポレーションの米国及びその他の国における登録商標、商標またはサービス・マークです。その他記載されている製品名あるいはサービス名は各所有企業に帰属します。