RELEASE DATE: 2008年5月20日

アルテラ、業界初の40nm FPGAとHardCopy ASICを発表

プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーであるアルテラ・コーポレーション（本社：米国カリフォルニア州サンノゼ、社長兼CEO：ジョン・デイナ、日本法人：東京都新宿区、代表取締役社長：日隈寛和、NASDAQ：ALTR　以下、アルテラ）は米国時間5月19日（日本時間： 5月20日）、業界初となる40nm FPGAとHardCopy® ASICを発表しました。

「Stratix® IV FPGA」と「HardCopy IV ASIC」は、ともにトランシーバを内蔵する製品ファミリを持ち、従来を上回る集積度および性能を、より低い消費電力で提供します。

Stratix IV ファミリは、アルテラのStratix III ファミリの2倍に相当する最大68万個のロジック・エレメント数を持ち、現在市場で提供されているFPGAの中で最大規模となります。HardCopy IV ASICファミリは、Stratix IVデバイスと同等の集積度を持ち、最大1,330万個のゲートを備えています。アルテラの40nmデバイスは、ワイヤレス通信、ワイヤライン通信、軍用、放送、ASICプロトタイピングなど、幅広い市場の多様なハイエンド・アプリケーションのニーズに対応するものです。

近年、ビデオ・オーバーIP、高速ワイヤレス・データ、デジタル・テレビなどのサービスのニーズが増加するのに伴い、より高速なデータ転送速度、より高いインタフェース帯域幅、およびより高いデータ処理能力を、電力効率良く提供できるソリューションの必要性が増しています。これらの市場ニーズに対応するため、アルテラは自社のトランシーバ、メモリ・インタフェース、低消費電力技術、およびFPGAコア・アーキテクチャにおける革新的な技術を活かし、40nmデバイスでも、さらに進化した性能を提供します。

TSMC社の40nmプロセスで製造されたStratix IV FPGAは、豊富なメモリとデジタル信号処理（DSP）機能を備えるStratix IV E FPGAデバイスと、トランシーバを搭載したStratix IV GX FPGAデバイスの2種類の製品から構成されています。Stratix IV GX FPGAは、最大8.5Gbpsで動作するトランシーバを最大48個備え、他社製FPGAの2倍以上に相当する業界最高の帯域幅を提供します。また、Stratix IV GX FPGAは、Gen1/Gen2のPCI Express（PCIe）に対応したハードIPを提供し、Serial RapidIO®、XAUI（DDR XAUIを含む）、CPRI（6G CPRIを含む）、CEI 6G、Interlaken、イーサネットなど、広範なプロトコルをサポートします。

Stratix IV FPGAファミリは、顧客の低消費電力ニーズに応えるために、アルテラの特許であるプログラマブル・パワー・テクノロジを活用しています。この消費電力削減技術は、ロジック、DSPブロック、およびメモリ・ブロックを最適化して、デザイン内の必要な領域の性能を最大化し、それ以外の領域の消費電力を最小限に抑えるものです。

HardCopy IV ASICファミリでは、初めてトランシーバ搭載ASICオプションを提供します。顧客は、Stratix FPGAにより、ハードウェアおよびソフトウェアを同時に設計・検証することで、製品の市場投入期間を数ヶ月短縮し、さらに、HardCopy ASICにより量産時におけるASICのメリットも得ることができます。

アルテラの社長、CEO（最高経営責任者）兼会長のジョン・デイナ（John Daane）は、「本日の発表により、当社Stratix シリーズの集積度、性能、および消費電力の面での優位性がさらに拡充されました。HardCopy ASICファミリを併せて提供する当社は、デザイン・コンセプトから量産までを迅速に実現し、包括的な高性能ソリューションを提供する唯一の企業となります」と述べています。

また、アルテラは同日、Quartus® II 開発ソフトウェアの機能拡張を発表し（詳細は別途ニュースリリースをご参照ください）、40nm製品に最適化されたIPソリューションの提供を開始します。Quartus II　開発ソフトウェアv8.0は、業界で最高の性能、最も効率的なロジック使用率、および最短のコンパイル時間を実現し、顧客企業はチーム設計を効率的に実施し、製品の市場投入期間を短縮することが可能となります。

出荷時期

顧客は、アルテラのQuartus II　開発ソフトウェア v8.0を使用してStratix IV の開発を始めることができます。Stratix IV デバイス・ファミリの最初の製品のエンジニアリング・サンプルは、本年第4四半期に出荷される予定です。

HardCopy IV ASICを使用した顧客企業のデザインは、2009年第3四半期よりテープ・アウトされる予定です。Stratix IV デバイスならびにHardCopy IV ASICデバイスの詳細情報は、アルテラのWebサイトをご覧ください。
Stratix IV FPGAの詳細：（www.altera.com/stratix4　日本語：www.altera.co.jp/stratix4）
HardCopy IV ASICの詳細：（www.altera.com/hardcopy4 日本語：www.altera.co.jp/hardcopy4）

アルテラ・コーポレーションについて

アルテラ・コーポレーションは、プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーです。1983年にシリコンバレーで創業した世界で最初のファブレス企業であり、1988年にNASDAQに上場しました。PLD、FPGA/CPLD、ASICなど、カスタム・ロジックの分野におけるテクノロジー・リーダーとして高成長を続け、顧客企業のイノベーションに貢献しています。世界各国に拠点を持ち、日本法人である日本アルテラ株式会社は1990年に設立されました。顧客志向のソリューションが高く評価され、日本におけるPLD市場でトップシェアを維持しています。

http://www.altera.com　
http://www.altera.co.jp (日本語）

Altera、The Programmable Solutions Company、アルテラのロゴ、弊社特定デバイスの定義、およびその他の商標ならびにサービス・マークを意味する語彙は、特記されていない限り、すべてアルテラ・コーポレーションの米国及びその他の国における登録商標、商標または　サービス・マークです。その他記載されている製品名あるいはサービス名は各所有企業に帰属します。RapidIOは、RapidIO Trade Associationの商標です。

Safe Harbor

This document contains “forward-looking statements” that are made pursuant to the safe harbor provisions of the Private Securities Litigation Reform Act of 1995. Forward-looking statements are generally preceded by words that imply a future state or that imply that a particular future event or events will occur such as “will.” Investors are cautioned that all forward-looking statements in this document involve risks and uncertainty, including without limitation the risk that future performance is dependent on product development schedules, the design performance of software and other tools, as well as the company’s and third parties’ development technology and manufacture capabilities. Please refer to the company’s Securities and Exchange Commission filings, copies of which are available from the company without charge.

Stratix IV/HardCopy IV プレス・キット