RELEASE DATE: 2008年11月4日
アルテラ、Quartus II 開発ソフトウェア v8.1をリリース
プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーであるアルテラ・コーポレーション（本社：米国カリフォルニア州サンノゼ、社長兼CEO：ジョン・デイナ、日本法人： 東京都新宿区、代表取締役社長：日隈 寛和、NASDAQ：ALTR、以下 アルテラ）は米国時間11月3日(日本時間：11月4日)、同社の全デバイスをサポートする開発ソフトウェア「Quartus® II」の新バージョン、「Quartus II v8.1」をリリースいたしました。
生産性向上の鍵を握る開発ソフトウェア「Quartus II v8.1」は、特にハイエンドFPGAの設計において、他社比で1/3のコンパイル時間を実現しています。
今回のバージョンアップでは、生産性向上機能をさらに強化しており、タイミング・クロージャやパワー・クロージャの迅速な実現、R &D費の削減、製品の市場投入の短期化において、これまで以上の効果をもたらします。
設計の生産性向上 ～ 機能の自動化により、付加価値設計に集中
次世代の高機能なFPGAにおいても、引き続き開発期間という制約があります。「Quartus II v8.1」は、従来時間がかかっていた開発工程を自動化するなどの方法で、開発期間のスピードアップに大きく貢献するものです。「Quartus II v8.0」で導入された「デザイン・パーティション・プランナ」は、v8.1では自動パーティション機能が追加され、「インクリメンタル・コンパイル」機能が活用しやすくなりました。またv8.1では、ゲーティッド・クロックをFPGAの機能的に同等なロジックに自動変換する機能を実装し、手動で変更する必要性を排除しました。これらの自動化機能により、付加価値部分の開発にリソースを集中させることが可能となります。
「Quartus II 開発ソフトウェアv8.1」によるデバイス・サポートの強化
アルテラは、2008年5月に業界初の40nm製品の発表を行い、ハイエンドFPGA業界におけるテクノロジー・リーダーとしての地位を確固たるものとしました。今日では約600ものお客様が、アルテラ「Stratix IV FPGA」の「早期採用プログラム」に参加されており、「Quartus II」を開発ソフトウェアとして、「Stratix IV FPGA」を使った製品の開発を手がけています。 「Quartus II v8.1」では、これらのお客様へのサポートを強化しており、「Stratix IV」のピンアウトや、低コスト・パーケージで提供しているスピード・グレードへの対応も行っています。「Quartus II v8.1」では、加えて、「Stratix IV FPGA」の8.5Gbpsトランシーバ、1.6Gbps LVDS、400MHzDDRメモリ、およびトランシーバ・タイミング・モデルのサポートも行います。また、「HardCopy ASIC」の実装をお考えの方には、「HardCopy IV ASIC」のイニシャル・サポートも行います。
「Quartus II 開発ソフトウェアv8.1」の拡張機能概要
- SignalTap II エンベデッド・ロジック・アナライザの拡充
データ・サンプリングをより細かく制御できるようになり、デバック時間を短縮し、オンチップ・メモリの 使用効率を改善します。 - SOPC Builderの強化
新しいHDLテンプレートにより、SOPC BuilderでIPを再利用する際の操作性を改善し、作業時間を短縮します。 - 新しいオペレーティング・システムのサポート
Red Hat Enterprise Linux 5およびCentOS 4/5（32ビット/64ビット）に対応します。 - サード・パーティ製（他社製）シミュレーション・インタフェースの拡充
ライブラリ・ファイルを自動的にコンパイルし、迅速なシミュレーション設定を実現します。 - 「ピンアウト・アドバイザ」機能の追加
新たに追加された「ピンアウト・アドバイザ」機能が、ピンアウトの作成およびサード・パーティ製ボード・ツールとのインタフェースをガイドします。 - Real Intent社の検証ツールをサポート
Real Intent社のMeridianクロック・ドメイン・クロッシング（CDC）・ソフトウェアによるクロック・ドメイン間を渡るデータの正確な検証が自動で実現されます。 - IPコアおよびメガファンクションの拡充
新しいデジタル・シグナル・プロセシング（DSP）、メモリ、およびプロトコルにより、設計期間を短縮します。 - フィジカル・シンセシス・エンジンの拡張機能
タイミングを重視するブロックの性能を向上するフィジカルシンセシスのコンパイル時間を、従来バージョンに比べて平均で20％高速化し、迅速なタイミング収束を実現します。 - Synopsys Design Constraints（SDC） の拡充
SDCテンプレートが、迅速なタイミング制約の記述を実現します。
市場調査会社 ガートナー社 主任アナリストのブライアン・ルイス（Bryan Lewis）氏は、「次世代システムで最新のディープサブミクロン・プロセスで製造されるFPGAを使用する企業にとっては、設計期間とエンジニアリングのリソース・マネジメントは、大きな課題となっています。FPGAのプロセス・ジオメトリの縮小とデバイスの高機能化により、生産性を向上させ市場要求に応えるため、より高度に洗練されたツールが必要とされているのです」と述べています。
Acquisition Logic社 エンジニアリング担当バイスプレジデントのマイケル・ワイリック（Michael Wyrick）氏は、「当社の高速データ収集ボードを使用するお客様は、データをリアルタイムですばやく処理できるソリューションを求めており、その要求に応えるために、当社はアルテラのFPGAを採用しています。当社のFPGAベース・システムは、高性能と低消費電力と同時に、製品の早期市場投入も強く求められています。『Quartus II v8.1』は、FPGAデザインを迅速かつ効率よく行うために最適な環境だと考えています。アルテラの開発ソフトウェアは、開発期間を延長することなく、タイミング収束を迅速に行い、消費電力を抑え、アルテラ・デバイスの利点を最大限に活かすものです」と述べています。
アルテラ ソフトウェア／エンベデッド／DSP担当マーケティング・ディレクタのクリス・バロー（Chris Balough）は、「当社は、設計者の生産性向上において引き続き業界をリードします。Quartus II 開発ソフトウェアの最新バージョンv8.1は、これまでのバージョンと同様に、高集積FPGAの設計で1/3のコンパイル時間を実現しつつ、生産性における優位性も提供しています」と述べています。
価格と出荷時期Quartus II 開発ソフトウェア・v8.1のサブスクリプション・エディションとWeb Edition（無償）は、いずれもアルテラのWebサイト（日本語：www.altera.co.jp/download）からダウンロードしてご利用いただけます。「アルテラ・ソフトウェア・サブスクリプション契約」は、1年間のサブスクリプション費用にソフトウェアとメンテナンス費を含み、常に最新版をご使用いただけます。「アルテラ・ソフトウェア・サブスクリプション契約」には、Quartus II 開発ソフトウェアのサブスクリプション・エディションだけでなく、Mentor Graphics® の「ModelSim® アルテラ版」、アルテラのIPコアで最もよく利用されている11個のIPコア（DSPとメモリ・コア）で構成されている「IP Base Suite」の全ライセンスが含まれています。年間費用は、米国内販売価格2,495ドル（ノード・ロックPCライセンス時）で、アルテラの販売代理店からご購入いただけます。
アルテラ・コーポレーションについて
アルテラ・コーポレーションは、プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーです。1983年にシリコンバレーで創業した世界で最初のファブレス企業であり、1988年にNASDAQに上場しました。FPGA/CPLD、ASICなど、カスタム・ロジックの分野におけるテクノロジー・リーダーとして高成長を続け、顧客企業のイノベーションに貢献しています。世界各国に拠点を持ち、日本法人である日本アルテラ株式会社は1990年に設立されました。顧客志向のソリューションが高く評価され、日本におけるPLD市場でトップシェアを維持しています。アルテラに関する詳細情報は、同社Webサイト（www.altera.co.jp）をご覧ください。
「Quartus II v8.1」と「デザイン・パーティション・プランナ」の操作画面
| プレスコンタクト： | ||
|
広報 岡村・渋谷 日本アルテラ株式会社 03-3340-9480 jpnewsrm@altera.com |
||
