RELEASE DATE: 2007年10月15日

メンター・グラフィックス・コーポレーション（本社：米国オレゴン州、NASDAQ:MENT、以下メンター・グラフィックス）とアルテラ・コーポレーション（本社：米国カリフォルニア州サンノゼ、NASDAQ:ALTR、以下アルテラ）は本年10月11日、複雑なDSPアルゴリズムを業界標準のANSI C++から直接、高性能FPGAで実装することが可能な設計フローを発表しました。この設計フローは、メンター・グラフィックスのCatapult® C Synthesisツールに対応したアルテラのAccelerated Librariesに基づくもので、DSPのFmaxパフォーマンスを50～80パーセント向上し、少ない手間で専用DSPハードウェアの作成を可能にします。さらに、高いパフォーマンスが求められるアプリケーションに対して、高価で電力消費が大きい専用DSPに代わる、チャネルあたりのコスト効率が優れたソリューションを提供します。

高い計算能力を必要とする次世代アプリケーション、例えばワイヤレス通信、画像処理、高画質ビデオ処理等に必要とされる処理能力の急激な増大により、高レベルの信号処理能力が求められています。アルテラのCatapult C Synthesis 向けAccelerated Librariesは、今回発表されたこのユニークな設計フローの中心的技術です。このライブラリにより、Catapult C Synthesisツールは、ASICライクな最適化を実施するとともに、アルテラの最先端FPGAテクノロジに含まれる独自のDSPマクロIPに対応した高度なスケジューリングが可能になります。これにより、従来の高位合成ツールの結果と比較して50～80パーセント高速なデザインが達成できます。これらのパフォーマンス・レベルは、RTL合成ツールをも上回るものであり、RTLより格段に抽象度の高いANSI C++ソースからの合成であることを考慮すると、非常に大きな成果であると言えます。

Catapult C/アルテラ DSP設計ソリューションは、従来のDSPソフトウェア・プログラミング・フローに忠実に沿ったC-to-RTLの設計フローです。これらのフローでは、アルゴリズム設計者がアルゴリズムの浮動小数点モデルを作成し、これを通常C++を使った固定小数点モデルに変換します。この時点で、従来のフローではソフトウェア開発者がCコードを市販のDSPをターゲットとしてコンパイルしていました。Catapult C/アルテラ・フローでは、ハードウェア設計者がCatapult C SynthesisをアルテラのAccelerated Libraries と組合せて使用することで アルテラのFPGAを使ったDSPハードウェア実装を自動的に作成できます。従来とは異なり、ハードウェア設計者が手作業でRTLコードを作成し、ハンド・コーディングによるエラーの発生を懸念したり、適切なパフォーマンスを出すアーキテクチャが見つかるまで繰返しRTLの書直しを行う必要はありません。Catapult C/アルテラ・ソリューションはRTL作成プロセスを自動化し、ハードウェアのパフォーマンスとDSPソフトウェア・プログラミング・フローの柔軟性を両立します。

メンター・グラフィックスのデザイン・クリエーション＆シンセシス部担当ゼネラル・マネージャのサイモン・ブロック（Simon Bloch）氏は、「Catapult C Synthesisは、ハイエンドASICの設計に適用されているだけでなく、FPGAをターゲットとする設計者に対しても、生産性を向上させる上で非常に多くのメリットを提供します。アルテラとの緊密な共同開発を通じ、FPGA 設計者に対してさらに大きなメリットの提供方法を理解することができました。このパートナシップにより、アルテラとメンター・グラフィックスは、次世代設計に高性能DSP機能を搭載する上で、効率的で新しい選択肢を提供することができます。」と述べています。

アルテラ・コーポレーションのソフトウェアおよびIPエンジニアリング担当バイスプレジデントのユディ・ランディン(Udi Landen) は、「弊社のAccelerated LibrariesをCatapult C Synthesisツールに対応させることは、弊社とメンター・グラフィックスとのパートナシップにおいて重要なステップであり、お客様に、より優れた生産性と設計の機能向上を提供できるものと考えています。このツールが実現するパフォーマンス向上により、ますます拡大する高性能DSPアプリケーションに対して、FPGAの採用がより一層進むものと期待しています」と述べています。

アルテラ、Catapult Silicon Vendor Partners Programに参加

アルテラは、Catapult Silicon Vendor Partners (SVP) Programにも参加することになりました。これはASIC、FPGAならびに半導体ファウンドリ企業がCatapultライブラリを顧客に提供するためのプログラムです。このプログラムの条件に従い、メンター・グラフィックスとアルテラはアルテラ IPおよびFPGAテクノロジ向けCatapultライブラリの品質と信頼性を保証するための徹底したテストを行っています。これにより、アルテラのユーザはCatapult C Synthesisツールを使ったアルテラ FPGAテクノロジへのハードウェア実装をより効率的に、低リスクで行うことができます。　

Mentor Graphicsについて

メンター・グラフィックス・コーポレーションは、世界のトップ電子、半導体ベンダに対し、製品、コンサルティング・サービスを提供するハードウェアおよびソフトウェア・デザイン・ソリューションのリーディング・カンパニーです。1981年に設立し、過去12ヶ月の売上げはおよそ8億ドル、全世界で約4,250人の従業員を有しています。 本社はオレゴン州ウイルソンビルにあります。WebサイトのURLは、http://www.mentor.comです。日本法人メンター･グラフィックス・ジャパン株式会社のWebサイトはhttp://www.mentorg.co.jpです。

アルテラ・コーポレーションについて

アルテラのプログラマブル・ソリューションは、顧客企業に迅速かつコスト効率に優れた技術革新、他社製品との差別化をもたらし、顧客最終製品の市場におけるシェア拡大を実現します。アルテラに関する詳細情報は、同社Webサイト（ www.altera.com　日本語： www.altera.co.jp ）に掲載されています。

Altera、The Programmable Solutions Company、アルテラロゴ、弊社特定デバイスの定義、およびその他の商標ならびにサービス・マークを意味する語彙は、特記されていない限り、すべてアルテラ・コーポレーションの米国及びその他の国における登録商標、商標またはサービス・マークです。その他記載されている製品名あるいはサービス名は各所有企業に帰属します。Mentor GraphicsとCatapultは、それぞれMentor Graphics Corporationの登録商標と商標です。その他記載されている会社名、製品名は各社の登録商標または商標です。