RELEASE DATE: 2006年11月8日

アルテラ・コーポレーション（本社：米国カリフォルニア州サンノゼ、社長兼CEO：ジョン・デイナ、日本法人： 東京都新宿区西新宿、代表取締役社長：日隈 寛和、NASDAQ：ALTR）は本年11月8日（日本時間：11月9日）、業界最小の消費電力を提供する高集積度・高性能Stratix® III FPGA ファミリを発表しました。TSMCの65nmプロセスで製造されるStratix III FPGA は、先進ハードウェア・アーキテクチャやQuartus® II ソフトウェアの機能拡張など、画期的な革新技術を備えています。これらの新しい機能が組み合わせられることで、従来のStratix II デバイスに比べて、50％少ない消費電力、25％高速な性能、2倍の集積度を提供します。

アルテラのStratix III FPGA は、高性能要件を満たしつつ消費電力を劇的に削減する、2つの新しい技術を導入しています。消費電力の削減は、性能が必要な場所では最大性能を提供し、その以外の場所では消費電力を最小に抑える、アルテラの革新的なプログラマブル・パワー・テクノロジを活用することで実現しています。プログラマブル・パワー・テクノロジは、すべてのプログラマブル・ロジック･アレイ・ブロック（LAB）、DSPブロック、およびメモリ・ブロックを、高速モードまたは低速モードで動作させるよう個別に設定できます。Quartus II ソフトウェア・バージョン6.1のPowerPlay 機能は、デザインを解析し、クリティカル･パス上にあり最大性能を必要とするブロックを特定し、それらを高速モードに設定するという、一連の作業を自動的に実行します。その他のすべてのロジックは、自動的に低消費電力モードに設定されます。さらに、もう1つの消費電力最適化機能である選択可能なコア電圧により、設計者は最高性能を必要とする設計では1.1Vを、消費電力を最小限に抑える必要がある設計では0.9Vを選択できるようになります。

Andrew Corporationの研究開発担当バイスプレジデントのボブ・サファーン（Bob Suffern）氏は、「当社のベース・ステーション・システムOneBaseファミリは、拡張要件を満たしながら、エンドユーザに高い通信範囲、大容量、高品質サービスを提供する、幅広い技法と開発技術を、ネットワーク事業者に提供します。StratixとHardCopy ファミリは、この分野における当社の成功を導いた大きな要因となりました。Stratix III は、従来よりも低い消費電力、高い集積度、およびHardCopy III ストラクチャード ASICへの移行手段を提供することから、引き続き当社の設計プランの中核を担っていくことでしょう」と述べています。

Stratix III デバイスは、業界内のどのFPGA と比較しても、最高のメモリ／ロジック比およびDSP性能を提供します。新しいStratix III では、あらゆる分野のハイエンド・アプリケーションに対応するために、3種類のファミリで提供されます。汎用アプリケーション向けにバランスの取れたロジック、メモリ、DSPリソースを提供するファミリ、多くのメモリおよびDSPを必要とするアプリケーション向けに、拡張されたメモリ／DSPリソースを提供するファミリ、そして高帯域幅インタフェース・アプリケーション向けに、トランシーバを統合したファミリです。またアルテラは、Stratix III FPGA からHardCopy® ストラクチャードASICへのリスクのない唯一の移行手段を提供します。

アルテラのマーケティング担当シニア・バイスプレジデントのジョーダン・プロフスキー（Jordan Plofsky）は、「ハイエンドFPGA は、多くの電子システムの心臓部として採用が増加しています。この傾向に伴い、従来以上に高水準な性能と集積度を実現しながら、消費電力を最小限に抑えることは、OEM企業にとって重要な要素となっています。Stratix III FPGA は、ハードウェアの機能拡張と、生産性を最大化するよう設計された新しいソフトウェア機能が、完全に連携しています。これにより、当社の顧客は、自信を持って次世代システムを設計し、迅速かつ効率的に製品を市場に投入することができます」と述べています。

Stratix III の特長

Stratix III ファミリのアーキテクチャは、高性能なアダプティブ・ロジック・モジュール（ALM）を特長とする業界先進のStratix II ファミリと同じFPGA ファブリックをベースにしています。Stratix III FPGA とQuartus II ソフトウェアは併用することで、生産性と性能を向上させる、業界で最も革新的なデザイン・メソドロジを提供します。これにより、設計者は、デザインを効率的に開発段階から量産段階に移行し、技術面でもビジネス面でも目標を達成することが可能です。

• プログラマブル・パワー・テクノロジ : すべてのプログラマブル・ロジック･アレイ・ブロック（LAB）、DSPブロック、およびメモリ・ブロックを、高速モードまたは低速モードで動作するよう個別に設定できます。Quartus II ソフトウェア・バージョン6.1のPowerPlay機能は、性能要件に応じて各ブロックのモードを自動的にコントロールします。
  
  
• 選択可能なコア電圧 : 設計者は、高性能アプリケーション向けに1.1V、最小消費電力向けに0.9Vのいずれかを選択することができます。
  
  
• 最高性能 : Stratix III デバイスは、従来世代より少なくとも25％高速で動作し、どの競合FPGA ファミリと比べても、全てのスピード・グレードで優れた性能を提供します。
  
  
• 高集積度 : Stratix III FPGA は、従来世代FPGA の2倍の集積度を提供し、業界最高集積度のFPGA となります。
  
  
• 柔軟性に優れた I/O  : Stratix III I/Oは、40以上の標準I/Oインタフェース規格をサポートし、業界先進の性能、柔軟性、およびシグナル･インテグリティを提供します。
  
  
• 外部メモリ・インタフェース : プログラマブルI/O遅延、プログラマブル・ドライブ・ストレングスおよびスルー･レート、リード／ライト・レベリング、およびDDR3の最大性能向けに I/Oあたり31個のエンベデッド・レジスタなどを備えた業界先進のメモリ･インタフェース性能が、Stratix III FPGA の新機能として提供されます。
  
  
• 卓越したシグナル・インテグリティ : Stratix III FPGA は、ユーザI/Oに対する電源／グラウンド比率の向上、最適化されたシグナル・リターン・パス、調整可能なスルー・レート・コントロール、スタッガード出力遅延、およびキャリブレーション可能なオンチップ・ターミネーションを活用し、最高水準のシグナル・インテグリティを達成しています。
  
• 最高性能のDSP性能 : Stratix III FPGA は、最も高性能のデジタル信号プロセッサ（DSP）より最大300倍以上の乗算アキュームレータ性能を提供する一方で、より低い消費電力、より小さいボード占有面積、より低い総　システム・コストを実現しています。
  
  
• TriMatrix メモリ : Stratix III TriMatrix メモリは、MLABブロック、M9Kブロック、M144Kブロックと、3つのサイズのメモリ・ブロックが用意されており、他のどのFPGA メモリ・アーキテクチャよりも広いメモリ帯域幅を実現し、600MHｚで動作する最大17Mビットのメモリを提供します。
  
  
• デザイン・セキュリティ : Stratix III デバイスは、コピー、リバース・エンジニアリング、および改ざんからデザインを保護する、256ビットAES（Advanced Encryption Standard）の揮発性および不揮発性セキュリティ・
  キーをサポートする唯一のFPGA です。この機能は、操作性に優れた業界先進のIP保護を提供します。
  
  
• Quartus II PowerPlay ソフトウェア : PowerPlay 電力解析および最適化テクノロジは、ユーザのデザイン制約を満たしながら、自動的にデザインを解析し、最小の消費電力に最適化します。PowerPlay ソフトウェアほど、容易かつ効率的に消費電力を最小化する消費電力最適化ソフトウェアはありません。
  
  
• Quartus II ソフトウェア・バージョン 6.1 の先進デザイン機能 : Quartus II ソフトウェア・バージョン6.1は、TimeQuestタイミング解析、トップダウン／ボトムアップ・インクリメンタルコンパイル、およびマルチプロセッサのサポートにより、高集積FPGA の設計において、最高水準の生産性とデザイン完了までの最速のパスを提供します。Quartus II ソフトウェア・バージョン6.1の詳細情報は、www.altera.com/QII6.1release （日本語： www.altera.co.jp/QII6.1release ）に掲載されています。

サードパーティ企業によるStratix III FPGA のサポート

Quartus II デザイン･ソフトウェアの他にも、以下の主力 EDA ベンダが、Stratix III デバイス･ファミリをサポートし、アルテラ・デバイスを活用した設計に最高の品質をもたらします。
　　 Aldec 社 　　System Verification Environment （SVE™)
　　 Magma Design Automation 社　　　Blast FPGA ™
　　 Mentor Graphics® 社　　　Precision® Synthesis
　　 Synplicity 社　　　Synplify Pro® およびSynplify® DSP

価格と出荷時期

Stratix III デバイス・ファミリの最初のエンジニアリング・サンプルは、2007年第3四半期に出荷される予定です。顧客は12月4日（日本時間：12月5日）より、アルテラのQuartus II デザイン・ソフトウェア・バージョン6.1を使用して、Stratix III を用いた設計を開始することができます。2007年に提供されるEP3SL150デバイスの1,000個購入時の量産価格は米国内販売価格549ドルからです。Stratix III デバイスの詳細情報は、アルテラのWebサイト（ www.altera.com/stratix3　日本語：www.altera.co.jp/stratix3 ）に掲載されています。

アルテラ・コーポレーションについて

アルテラのプログラマブル・ソリューションは、顧客企業に迅速かつコスト効率に優れた技術革新、他社製品との差別化をもたらし、顧客最終製品の市場におけるシェア拡大を実現します。アルテラに関する詳細情報は、同社Webサイト（ www.altera.com　日本語： www.altera.co.jp ）に掲載されています。

Safe Harbor

This press release contains “forward-looking statements” that are made pursuant to the safe harbor provisions of the Private Securities Litigation Reform Act of 1995. Forward-looking statements are generally preceded by words that imply a future state such as “expected” or “planned” or that imply that a particular future event or events will occur such as “will.” Investors are cautioned that all forward-looking statements in this release involve risks and uncertainty, including without limitation the risk that future performance is dependent on product development schedules, the design performance of software and other tools, as well as the company’s and third parties’ development technology and manufacture capabilities. Please refer to the company’s Securities and Exchange Commission filings, copies of which are available from the company without charge.

Altera、The Programmable Solutions Company、アルテラロゴ、弊社特定デバイスの定義、およびその他の商標ならびにサービス・マークを意味する語彙は、特記されていない限り、すべてアルテラ・コーポレーションの米国及びその他の国における登録商標、商標またはサービス・マークです。その他記載されている製品名あるいはサービス名は各所有企業に帰属します。