RELEASE DATE: 2008年10月8日
アルテラ「ASIC/システムLSI の検証&プロトタイピング・セミナー」開催
プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーであるアルテラ・コーポレーション(本社:米国カリフォルニア州サンノゼ、社長兼CEO:ジョン・デイナ NASDAQ:ALTR)の日本法人、日本アルテラ株式会社(東京都新宿区 代表取締役社長:日隈寛和、以下、アルテラ)は、本年10月30日(木)秋葉原コンベンションホールにて、「ASIC/システムLSI の検証&プロトタイピング・セミナー」を開催いたします。
ASIC/システムLSI 開発者が抱える主な問題のひとつが、設計の「検証」だと言われています。 アルテラは今回初めてASIC設計者を対象とした自社セミナーを開催し、ASIC/システムLSI の検証・プロトタイピングの効率を向上させるソリューション群を紹介します。現在入手可能なFPGAとしては最大規模となる「Stratix III」を用いたFPGAプロトタイピングの効果と利点、そしてシームレスなプロトタイピング・フローを持つユニークなASIC「HardCopy」シリーズの開発フローを紹介します。また、パートナー各社からは、この秋新登場の最新ソリューションをはじめ、すぐに設計に取り入れることが可能な検証・プロトタイピングの手法を紹介します。
受講料は無料(事前登録制)、お申し込みはウェブサイトにて受け付けます。
記
| 日時/会場: | 2008年10月30日 (木) 13:00 ~ 17:30 秋葉原コンベンションホール 2FコンベンションホールA (JR秋葉原駅より徒歩1分) |
| 定員: | 140名 |
| 参加費: | 無料/事前登録制 (定員に達し次第受付を終了させて頂きます。ご了承ください) |
| 対象: | ASIC/システムLSIに携わるすべての技術者 |
| 紹介内容: |
■ ハイエンドFPGA「Stratix III」による、ASICプロトタイピングの効用 ■ シームレス・プロトタイピング・フローを持つ 「HardCopy」ASICシリーズ開発フロー ■ パートナー各社のASICソリューション紹介 ■ 新製品の紹介:Stratix III 340+DDR2搭載ASICプロトタイピング・ボード ■ DDR3対応FPGAプロトタイピング・ボードを活用した、高速ASIC検証プラットフォーム |
| パートナー 企業: |
メンター・グラフィックス・ジャパン株式会社
株式会社アキュベリノス 日本シノプシス株式会社 シンプリシティ事業部 (順不同) |
| お申込み/ 詳細: |
日本アルテラWebサイト www.altera.co.jp/asic_seminar にて受付 |
アルテラ・コーポレーションについて
アルテラ・コーポレーションは、プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーです。1983年にシリコンバレーで創業した世界で最初のファブレス企業であり、1988年にNASDAQに上場しました。FPGA/CPLD、ASICなど、カスタム・ロジックの分野におけるテクノロジー・リーダーとして高成長を続け、顧客企業のイノベーションに貢献しています。世界各国に拠点を持ち、日本法人である日本アルテラ株式会社は1990年に設立されました。顧客志向のソリューションが高く評価され、日本におけるPLD市場でトップシェアを維持しています。アルテラの詳細情報については、Webサイト(www.altera.co.jp)をご覧ください。
| プレスコンタクト: | ||
|
広報 岡村・渋谷 日本アルテラ株式会社 03-3340-9480 jpnewsrm@altera.com |
||
