RELEASE DATE: 2009年11月3日

---

アルテラ、Quartus II 開発ソフトウェアの最新版v9.1をリリース
～ コンパイル処理で2倍から3倍の優位性～

• 最新デバイス Cyclone IV FPGAにも対応

プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーであるアルテラ・コーポレーション（本社：米国カリフォルニア州サンノゼ、社長兼CEO：ジョン・デイナ、日本法人：東京都新宿区、代表取締役社長：日隈 寛和、NASDAQ：ALTR　以下、アルテラ）は11月2日（日本時間：11月3日）、CPLD、FPGA、HardCopy® ASICデザインにおいて、業界で最も優れた性能と生産性を実現する開発ソフトウェア「Quartus® II」の最新バージョン、「Quartus II v9.1」をリリースいたしました。

Quartus II v9.1では、前バージョンと比べてコンパイル時間が20%短縮されており、競合の高集積40nmおよび65nmデザインと比較すると、平均1/2倍から1/3のコンパイル時間を実現しています。また、アルテラの最新デバイスである「Cyclone® IV」FPGAのサポートが追加されたことに加え、小規模な設計変更においてコンパイル時間を大幅に改善する「ラピッド・リコンパイル機能（高速再コンパイル機能）」が新機能として追加されました。

アルテラの開発ソフトウェアは、従来から優れた生産性を特長としていますが、最新版　Quartus II v9.1はそれをさらに強化させたものとなっています。Quartus II　開発ソフトウェアは、過去5年間にわたって年平均20%のコンパイル時間短縮を実現し、ハイエンドFPGAにおいて、業界でもっとも短いコンパイル時間を実現しています。最新版のコンパイル時間の短縮は、より効率的な配置配線アルゴリズムとマルチプロセッサ・サポートの改善、より高速なタイミング・ドリブン・シンセシスによって実現されています。

「ラピッド・リコンパイル」機能による、スピーディなデザイン・イタレーションの実現

新しく搭載された高速再コンパイル機能は、Quartus II の設計コンパイル時間をさらに短縮するものです。この機能はフルコンパイル実行後の小規模な修正（ECO、エンジニアリング・チェンンジ・オーダー）のコンパイル時間を短縮し、再度フルコンパイルを行うことに比べて平均50％の時間短縮を実現します。さらに、開発後期の設計変更においてクリティカル・タイミングを保つことにより、タイミング収束時の生産性を大幅に向上させます。

デバイス・サポートの拡張 ～ 新製品Cyclone IV FPGAにも対応

Cyclone IV GXの一部製品は、Quartus II v9.1で設計開始することが可能です。全製品の設計サポートは、「Quartus II v9.1 SP1」からとなります。Cyclone IV FPGAに関するニュースリリースは、アルテラのウェブサイト（www.altera.co.jp/corporate/news_room/releases/2009/products/nr-cyclone-iv.html）をご覧ください。v9.1では、82万個のロジック・エレメント（LE）を持つ、業界最大規模のFPGA「Stratix® IV E EP4SE820」デバイスもサポートしています。最新FPGAファミリをサポートすることで、最新のCycloneおよびStratix FPGAによるデザインを直ちにスタートすることが可能です。

Quartus II v9.1 その他の新機能概要

• インクリメンタル・コンパイルによる「ノン・レクタンギュラー・パーティション」
  「ノン・レクタンギュラー・リージョン」により、より小型で効率的なフロアプランの作成が可能となり、品質基準を達成しやすくなりました。デザイン・パーティショニングにおける簡素かつ容易なインタフェースによって、さらにきめ細かな制御が可能となります。
  
  
• 「SSNアナライザ・ツール」の機能拡張
  Arria® II GX FPGAとStratix IV GX FPGAのサポートが追加されました。ピン・アサインメントにおける同時スイッチング・ノイズ（SSN）違反のフィードバックを提供します。
  
  
• 「IPベース・スイート」の新規追加・機能拡張
  RLDRAM II、QDRUII/II+、DDR1/2/3をサポートする3種類の最新メモリ・コントローラを追加しました。これによりIPベース・スイートのIPコアは14個に増加しました。
  
  
• VHDL 2008のイニシャル・サポート
  再利用可能なコード構造の作成を可能にする柔軟な言語構造を提供し、Quartus II の言語サポートにおけるリーダーシップを維持しています。
  
  
• 「Nios® II エンベデッド・プロセッサ」の標準添付
  Nios II ソフトコア・プロセッサの「/e」バージョンが、ライセンス費用なしで標準添付されています。また、Nios II ソフトウェア開発用のビルド・ツールの Eclipse対応版を初めて搭載し、ソフトウェア開発における生産性をさらに向上させます。
  
  
• OSサポートの拡張
  Linux SUSE 10のサポートが開始されました。

Quartus II v9.1の新機能についての詳細情報は、www.altera.co.jp/q2whatsnew をご覧ください。

アルテラ ソフトウェア/エンベデッド/DSPマーケティング担当シニア・ディレクタのクリス・バロー（Chris Balough）は、「厳しい予算、R&Dリソースの縮小、切り詰められた開発スケジュールという課題に対して、生産性を最大限に高める手法が引き続き求められています。Quartus II 開発ソフトウェアの生産性における優位性によって、より迅速かつより少ないエンジニアリング費用での製品の市場投入が可能となります」と述べています。

価格と出荷時期

Quartus II v9.1のサブスクリプション・エディション、ならびに無償のWeb Editionともに、アルテラの・ウェブサイトからダウンロード可能です。「Quartus II 開発ソフトウェア サブスクリプション契約」には、「ModelSim® Altera Starter Edition」、アルテラのIPコアで最もよく利用されている14個のIPコア（DSPとメモリ・コア）で構成されている「IP Base Suite」の全ライセンスが含まれています。年間費用は、米国内販売価格2,495ドル（ノード・ロックPCライセンス時）で、アルテラのeStoreまたは販売代理店からご購入いただけます。

アルテラ・コーポレーションについて

アルテラ・コーポレーションは、プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーです。1983年にシリコンバレーで創業した世界で最初のファブレス企業であり、1988年にNASDAQに上場しました。FPGA/CPLD、ASICなど、カスタム・ロジックの分野におけるテクノロジー・リーダーとして高成長を続け、顧客企業のイノベーションに貢献しています。世界各国に拠点を持ち、日本法人である日本アルテラ株式会社は1990年に設立されました。顧客志向のソリューションが高く評価され、日本におけるPLD市場でトップシェアを維持しています。

アルテラに関する詳細情報は、同社Webサイト（www.altera.co.jp）をご覧ください。Facebook、RSS、Twitter でも情報提供を行っています。

 

Altera、The Programmable Solutions Company、アルテラのロゴ、弊社特定デバイスの定義、およびその他の商標ならびにサービス・マークを意味する語彙は、特記されていない限り、すべてアルテラ・コーポレーションの米国及びその他の国における登録商標、商標またはサービス・マークです。RapidIOは、RapidIO Trade Associationの商標です。その他記載されている製品名あるいはサービス名は各所有企業に帰属します。

 

---