アルテラは、1983年に 米国カリフォルニア州サンノゼで、ロバート・ハートマン（Robert Hartman）、マイケル・マラネット（Michael Magranet）、ポール・ニューへイゲン（Paul Newhagen）、およびジム・サンズベリー（Jim Sansbury）によって設立されました。
当時の綿密な調査によって、ゲートアレイに代わって、ユーザの手元でプログラムが可能な製品が求められるようになることが明らかになりました。そこでアルテラ開発チームは、こうした市場ニーズへの対応を最重要課題と見なし、まったく新しい半導体である、リプログラム可能なロジック・デバイス(PLD: EP300)を初めて開発しました。この新しく、柔軟なソリューションは、今まで市場にあった一般的な製品を打ち破り、半導体業界におけるイノベーション・リーダーとして、アルテラの存在感を打ち立てるものとなりました。
1983 1984 1985 1988 1990 1991 1992 1993 1994 1995 1996 1997 1998 1999 2000 2001 2002 2003 2004 2005 2006 2007 2008 2009 2010 2011
アルテラ・プログラマブル・ソリューションの技術革新の歴史は、表 1のとおりです。
| 表 1. PLD 業界におけるアルテラの技術革新 | ||
| 年 | 技術革新 | PLD 業界での最初の技術革新 |
|---|---|---|
| 2011 | OpenCL 研究開発プログラム | 業界初の FPGA および SoC FPGA 向けの Open Computing Language （OpenCLTM） 規格の研究開発プログラムを発表。OpenCL 研究開発プログラムは、FPGA の並列処理能力と OpenCL 規格の相乗効果によって、システム処理を高速化します。 |
| 2011 | ARM® ベース SoC FPGA | プロセッサ、ペリフェラル、そして 100-Gbps 高性能インタコネクトを搭載し、デュアルコア ARM® Cortex-A9 MPCore™ ハード・プロセッサ・システム（HPS） を28nm Low-Power (28LP) FPGA ファブリックに集積した、SoC FPGA |
| 2011 | 光伝送の技術革新 | プログラマブル・デバイスに光インタフェースを直接接続することで、システムの複雑度と、コスト、消費電力を低減しつつ、ネットワークのバンド幅とポート密度を格段に向上 |
| 2011 | 28nm デバイス・ポートフォリオ | 4つの28nm デバイス・ファミリ （新製品Cyclone® V FPGA および Arria® V FPGAと、拡張されたStratix® V FPGA および HardCopy® V ASIC ファミリ）で構成される 28nm製品ポートフォリオを発表 - 顧客の多様なデザイン・ニーズに対応。また、性能、消費電力、コストを犠牲にすることなく、アプリケーションの差別化を可能に |
| 2011 | Cyclone V FPGA | 差別化を図る量産向けアプリケーション対し開発され、業界最小のシステム・コストおよび消費電力を実現 |
| 2011 | Arria V FPGA | ミッドレンジ・アプリケーション向けに、コスト、消費電力、性能の最適なバランスを実現 |
| 2010 | MAX® V CPLD |
システム全体のコスト低減し、デジタル PLL（DPLL)を含む高機能を提供しながら、トータル消費電力は競合 CPLD製品の半分を実現 |
| 2010 | Arria II GX & GZ FPGA | 6.375 Gbps トランシーバ内蔵で最大 1.25Gbps LVDS をサポートするデバイスを追加し、新たな製品バリエーション Arria II GZ FPGA を追加して Arria II FPGA ファミリを拡充 |
| 2010 | Quartus II ソフトウェア | 競合ツールと比較して、高集積度デザインのコンパイル時間を1/2から1/3に短縮、新しいトランシーバ・ツールキットを提供、システム統合ツール 「Qsys（キューシス）」 ベータ版を提供 |
| 2010 | Stratix® V FPGA | 業界最大の集積度、そしてアルテラ最初の 28nm プロセス採用 FPGA。最大110万個のロジック・エレメント（LE）相当のロジック容量、アプリケーションに特化した業界最高水準のハードIP、最大28Gbpsで動作するトランシーバを内蔵 |
| 2009 | Cyclone® III LS FPGA | 低消費電力と高い機能性を備えるデバイスに、シリコン・レベル、ソフトウェア・レベル、およびIPレベルの完全なセキュリティ機能スイート ( 知的財産（IP）を、改ざん、リバース・エンジニアリング、クローニングから保護する機能 ) を搭載した、業界初のFPGA |
| 2009 | Arria® II GX FPGA | 最大 3.75 Gbps のトランシーバを内蔵する、業界でもっとも低い消費電力、コストに最適化された 40nm FPGA で、使いやすさをさらに向上させ、プロジェクトの完成を迅速に実行可能 |
| 2009 | Stratix IV GT FPGA | 11.3 Gbps トランシーバを内蔵する業界で唯一のFPGAで、40G/100Gアプリケーションに最適 |
| 2008 | Stratix IV FPGA | 最高集積度、最高性能、最小の消費電力および最大のトランシーバ広域幅 （最大8.5 Gbps で動作するトランシーバ）、PCI Express Gen1およびGen2 対応のハードIPブロックを搭載する業界初の40nm FPGA |
| 2008 | HardCopy® IV ASIC | 6.5+-Gbps トランシーバを搭載した業界初の40nm HardCopy ASIC |
| 2007 | Arria GX FPGA | トランシーバを搭載し、プロトコルに最適化された業界初のミッドレンジ FPGA |
| 2007 | Cyclone III FPGA | 低消費電力、多機能性、低コストのこれまでにない組み合わせを提供する業界初の低コスト 65nm FPGA |
| 2006 | Stratix III FPGA | さらに高い集積度および高い性能を提供し、統合化・複雑化するデザインをサポートする 65nm FPGA |
| 2006 | Quartus® II ソフトウェア | SDC デザイン制約をネイティブ・サポート |
| 2006 | C2H コンパイラ | エンベデッド・プロセッサ向け ANSI C 関数を RTL (register transfer level) に自動生成する初のツール |
| 2006 | Stratix II GX FPGA | 622 Mbps から 6.375 Gbps で動作する最大20個の低消費電力トランシーバを搭載した、もっとも高速かつ高集積な 90nm FPGA ファブリック |
| 2005 | HardCopy II ASIC | 微細アーキテクチャによる 90nm Stratix II FPGA プロトタイプからのシームレスな移行を実現 |
| 2005 | Cyclone II FPGA | 30% の低消費電力化、そして3倍の集積度を搭載した業界初の 90nm 低コスト FPGA |
| 2004 | - | 日本アルテラ株式会社、大阪にセールス・オフィスを開設 |
| 2004 | Stratix II FPGA | 4入力 LUT アーキテクチャに代わり、8入力の分割可能なLUT、ALM を採用した 90nm FPGA |
| 2003 | Quartus II ソフトウェア | Tcl スクリプティングをサポートするプログラマブル・ロジック・ソフトウェア・パッケージ |
| 2003 | Stratix GX FPGA | クワッド・トランシーバ・アーキテクチャ搭載の .13 µm FPGA |
| 2003 | HardCopy Stratix ASIC | .13 µm にて業界で唯一プロトタイプから量産までの完全ソリューションを提供 |
| 2003 | Stratix FPGA | .13 µm、300 mm、高速かつ高集積 FPGA |
| 2002 | Quartus II ソフトウェア | Linux サポートを提供するプログラマブル・ロジック設計ツールセット |
| 2002 | Cyclone FPGA | 世界初の低コスト FPGA (.13 µm) |
| 2002 | SOPC Builder | 初のFPGA自動 システム生成ツール |
| 2002 | Stratix FPGA | エンベデッド DSP ブロックを搭載した、世界初のFPGA |
| 2001 | HardCopy APEX™ ASIC | FPGAから低コストのASIC への移行をシームレスに実現する HardCopy ASIC |
| 2001 | システム・インタコネクト・ファブリック | マスタ/スレーブ間の同時転送をサポートし、自動生成される初のインタコネクト・ファブリック |
| 2001 | Quartus II ソフトウェア | Quartus II 開発ソフトウェア |
| 2001 | Mercury™ FPGA | エンベデッド・トランシーバ搭載 .18 µm FPGA |
| 2000 | - | 日本アルテラ株式会社、設立10周年 オフィスを現在の新宿アイランドタワーに移転 |
| 2000 | ARM® ベース Excalibur™ デバイス | 世界初ハード・エンベデッド・プロセッサ搭載 FPGA |
| 2000 | Nios® エンベデッド・プロセッサ | 最初のプログラマブル・ロジックを最適化するエンベデッド・プロセッサ |
| 1999 | IP (Intellectual property) | アルテラの IP MegaStore® Web サイトをリリース |
| 1999 | APEX EP20K1500E FPGA | 業界初の150万ゲート以上を搭載したPLD |
| 1999 | Quartus ソフトウェア | エンベデッド・ロジック・アナライザ (SignalTap® ロジック・アナライザ) |
| 1998 | Quartus ソフトウェア | 暗号化された IP コアをサポート |
| 1997 | Quartus ソフトウェア | パラメータ化されたモジュールと IP コア (MegaWizard®Plug-In Manager) コンフィギュレーションするグラフィカル・ユーザ・インタフェース |
| 1996 | FLEX® 10K FPGA | PLL (Phase-Locked Loop) 搭載のFPGA |
| 1995 | FLEX 10K FPGA | エンベデッド・ブロック RAM 搭載 FPGA |
| 1994 | MAX 9000 CPLD | JTAG インシステム・プログラマブル CPLD |
| 1994 | - | 第１回 PLD World を池袋サンシャインシティで開催 |
| 1993 | Quartus ソフトウェア | LPM（Library of Parameterized Modules）をサポート |
| 1992 | FLEX 8000® FPGA | アルテラ初のフィールド・プログラマブル・ゲート・アレイ（FPGA） |
| 1991 | MAX+PLUS® II ソフトウェア | Windows準拠のロジック設計ツールセット |
| 1990 | 日本オフィス開設 | 日本アルテラ株式会社、設立 |
| 1988 | MAX+PLUS II ソフトウェア | 機能豊富なロジック設計向け 統合グラフィカル CAD 環境ツール |
| 1988 | MAX 5000 CPLD | 世界初の高集積 CPLD (complex programmable logic device) 。アルテラ独自の冗長技術による欠陥の低減および歩留まりの改善を実現（最初の .65 µm 製品を発表。この技術により、アルテラは 65nm デバイスでも高い歩留り率を提供） |
| 1985 | 日本進出 | 株式会社アルティマほか代理店の協力のもと、日本市場へ進出 |
| 1985 | EP1200 | 業界初の高集積CMOS PLD |
| 1984 | A+PLUS ソフトウェア | 業界初のPC準拠開発システム |
| 1984 | EP300 デバイスおよびダイ | 最初の世界初のプログラマブル・ロジック・デバイス (PDF) |
| 1983 | デモンストレーション・ボックス | アルテラで最初の、デモンストレーション・ボックス、"T-bird Tail Lights" |
| 1983 | - | アルテラ・コーポレーション創立 |
