アルテラ 40nm オンライン・セミナーシリーズ消費電力1/2、 集積度2倍、性能35%高速 
Stratix IV FPGA で実現する 高速メモリ・インタフェース (15 分)大規模かつ、パラレル、高周波数の外部メモリ・インタフェースの設計は、容易な作業ではありません。しかし、出荷中の最先端40nm FPGAを使用すれば、開発中のシステムで確実に最大限のメモリ帯域幅を実現できます。 
最先端の 40nm プロセスを用いたアルテラの新製品ラインアップ (34 分)今日のハイエンド・デジタル・システムが直面する課題には、高性能化、低消費電力化、高システム帯域幅、および高集積化の実現が挙げられます。Stratix® IV FPGA、HardCopy® IV ASIC、Quartus® II ソフトウェア・バージョン8.0、およびそれらをサポートするIP製品から構成されるアルテラの新しい40nm 製品ポートフォリオは、これらのすべての課題を解決します。 
40nm Stratix IV FPGA で実現する 新たなレベルのSoCインテグレーション (25 分)アルテラの最新 40nm カスタム・ロジック・ポートフォリオ（Stratix IV FPGA、HardCopy IV ASICを含む）だからこそ実現できる、次世代 ハイエンド・デジタル・システム向けの SoC（system-on-chip）ソリューションについて解説します。
先端トランシーバ・テクノロジによるSSN とジッタの最小化 (27 分)SSN（メカニズム、効果、モデリングそして解析を含む）およびジッタの基礎を解説し、40nm Stratix IV GX FPGA で実現する8.5 Gbps トランシーバ・テクノロジがどのようにしてSSNとジッタの影響を最小限に抑えているか紹介します。
PCI Express Gen2 を ハード IP ブロックで実現する最新 40nm デバイス (15 分)PCI Express Gen2のデザイン実装に際して、各オプションとも長所と短所があります。システム設計者は、性能、機能、コスト（デザイン期間と費用の観点から）、信頼性、および消費電力といった考慮項目をとりわけ重視する必要があります。
40nm FPGA における高性能と低消費電力の実現手法 (30 分)いま、製品の差別化には、より優れた機能性、性能、そして最小の消費電力を実現できる＜FPGAの使用が不可欠＞と言われています。また、消費電力要件を満たすためには、機能とファンクションを最適に組み合わせる必要があります。
開発期間と開発コストを削減するASIC デザイン (28 分)ASICをベースにしたシステム開発において、開発期間とトータル・コストを大幅に削減する、ユニークなシステム開発手法を紹介します。 |
